13.6GHz宽带频率合成器设计：从PLL架构到PCB布局实战

1. 项目整体拆解为什么是13.6GHz为什么叫“宽带”先把这个项目说清楚。我拿到这个标题时第一反应是这是一块频率合成器板卡中心目标频段锁定在13.6GHz主打宽带能力。可能的应用方向包括卫星通信的Ku波段下变频本振、点对点微波回传的射频源、雷达接收机的本振链以及测试测量仪器里需要宽带扫频信号的信号源模块。不管最终落到哪个场景本质上它要解决一个问题在13.6GHz这个高频点上输出一个频率准确、相位噪声低、杂散干净、并且能在较宽范围内快速跳频或扫频的射频信号。那“宽带”到底指什么在频率合成器语境里“宽带”有两种含义一是瞬时带宽指单个频点的信号能覆盖的调制带宽二是调谐范围指合成器能从f_min连续或步进扫到f_max的范围。标题里的“wideband”更偏向后者——通常这类设计的目标是覆盖一个倍频程甚至更宽比如从6.8GHz到13.6GHz或者从4GHz到14GHz这样的区间。你可能会问为什么不直接说“13.6GHz synthesizer”而强调宽带因为单频点锁相环和高频宽带锁相环的电路设计思路、PCB布局、环路参数整定、输出链路匹配完全是两个难度等级。宽带意味着你的VCO压控振荡器、环路滤波器、输出放大器、滤波网络都得在宽频段内保持良好性能不能只顾着13.6GHz单点。我在做这类项目时最先干的不是画原理图而是先把需求指标量化。比如频率范围到底要覆盖多少频率步进是多少跳频时间要求多快相位噪声在10kHz、100kHz、1MHz偏移处分别要多少dBc/Hz杂散抑制要求多少dBc输出功率是0dBm还是10dBm谐波抑制有没有要求这些指标直接决定了架构选型和器件选择。没有这些参数后面的所有工作都是空中楼阁。那适合谁来看这篇文章如果你要设计射频本振源、要选型锁相环芯片、要在高频段做PCB调试、或者只是好奇13.6GHz这个频段怎么产生干净信号这篇文章值得你读完。我会从方案选型开始一路讲到环路参数计算、PCB布局注意点、调试实测问题尽量把我踩过的坑和验证过的方法都摆出来。2. 架构选型与核心器件选择2.1 传统PLL、DDSPLL、宽带PLL芯片三种路线怎么选13.6GHz宽带合成器业界主流有三条技术路线。我分别说下优劣你再根据自己手里的资源和指标要求做决策。第一条是传统分立PLL方案外部VCO加上鉴相器芯片再加上环路滤波器和参考源。这套路优点是灵活VCO可以选高性能器件相位噪声做到极致缺点是设计周期长、调试难度大、BOM面积大。在13.6GHz这个频段外置VCO选择本来就少还要考虑谐振器Q值、调谐灵敏度、推频系数这些参数新手很容易在这里翻车。第二条是DDS直接数字频率合成器加PLL混合方案用DDS产生低频精细步进信号把它作为PLL的参考源再用PLL倍频到13.6GHz。这个方案的优点是频率分辨率极高步进能做到赫兹级别甚至更低跳频速度快缺点是DDS的近端杂散会通过PLL泄漏出去要想滤干净得加高阶环路滤波但高阶滤波器又会拖慢锁定时间。所以这个方案看着很美做起来很考验功力通常是用在追求极细分辨率的测试仪器里。第三条是单片宽带锁相环芯片方案选一颗集成VCO的宽带锁相环芯片比如LMX2594、ADF5355这类直接覆盖13.6GHz。这类芯片内部把VCO、分频器、鉴相器、电荷泵全集成在Die里你只需要提供参考源、环路滤波器、输出匹配和电源就能在短时间内完成设计。优点是开发周期短、系统体积小、宽带连续覆盖缺点是相位噪声上限受芯片自身限制而且为了覆盖宽带内部VCO通常有多个频段切换电路某些频点附近可能存在性能凹坑。我在这类项目里最终选了第三条路线。原因很直接项目要求是快速迭代出样机而且13.6GHz的集成锁相环芯片已经很成熟性能完全够用。如果你做的是产品化项目且对成本敏感或者追求极致相噪可以再考虑第一条路线。这个取舍没有绝对的好坏只有适合不适合。2.2 锁相环芯片的横向参数对比现在市面上能覆盖13.6GHz的主流锁相环芯片我列几个自己实际用过或测过的方便你做选型参考芯片型号频率范围整数/小数归一化相噪基底参考杂散典型值典型功耗LMX259410MHz ~ 15GHz整数小数-236dBc/Hz优于-70dBc约1.5WADF535554MHz ~ 13.6GHz整数小数-227dBc/Hz优于-65dBc约1.2WHMC7030.25GHz ~ 8GHz需外部倍频整数小数-227dBc/Hz优于-60dBc约0.8WLMX2594在这个频段是综合性能最均衡的相噪基底低、杂散表现好、内部还带了频率斜率和快速调谐功能做扫描信号源很方便。ADF5355最高正好到13.6GHz频率上限贴着需求走但留的余量太少了如果后面想往上扩展一点就无能为力。HMC703的截止频率只有8GHz要做到13.6GHz得加外部倍频器这样功耗、面积、相噪都上去了通常不作为首选。另外提醒一下芯片选型时除了看指标表一定要去官网把数据手册完整读一遍重点看“Typical Performance Characteristics”那张测试图。有些芯片在标称的最高频率附近性能会明显劣化比如VCO烧不上去、输出功率塌陷、相噪恶化这些在特性曲线里都能看出来。我当时选LMX2594就是因为那家参考设计里已经有人在13.6GHz附近跑出了不错的数据风险可控。3. 锁相环环路设计与关键参数计算3.1 锁相环的本质一个自动纠偏的“相位伺服系统”锁相环这名字听起来吓人其实你可以把它理解成一个自动纠偏器。VCO输出的频率会随着温度、电压、老化漂移鉴相器比较VCO分频后的信号和参考信号之间的相位差如果发现有偏差就输出一个误差电压经过环路滤波器平滑后加到VCO的调谐端把频率拉回来。整条链路就是一个负反馈系统目标就是让输出频率稳定在设定值上。既然是负反馈就有稳定性问题。如果环路带宽设置不当系统就会振荡表现在频域上是相位噪声在某个偏移处出现突起也就是“环路抖”在时域上就是输出频率忽高忽低、锁不住。所以环路各个参数的计算和整定是整个合成器设计中最核心的数学活。环路阶数很关键。无源二阶环路滤波器配合电荷泵整个环路是二阶系统再加一个RC滤波级就变成三阶。阶数越高对参考杂散的抑制能力越强但相位裕度越难保住。通常在13.6GHz这种高频场景我建议用三阶无源环路滤波器结构简单、成本低、性能够用。有源滤波器虽然能提供更高的调谐电压范围但会额外引入运放的噪声和失调能不用就不用。3.2 环路带宽到底定在多少一个完整的计算实例环路带宽的选择是设计中最重要的决策点之一。带宽太宽无法有效抑制VCO的高频噪声而且参考杂散容易漏过去带宽太窄PLL自身的相噪基底会被放大锁定时间也会变慢。实践经验是带宽通常取鉴相频率的1/10到1/20。鉴相频率高一点环路可以做得更宽锁定更快但参考杂散距离环路中心更远、更容易滤除所以现代锁相环芯片都建议用高鉴相频率配合小数分频模式。我来给一个实际计算例子。假设参考源用100MHz恒温晶振OCXO鉴相频率选100MHz环路带宽目标定在100kHz电荷泵电流设为2.5mA。LMX2594内部VCO在13.6GHz附近的调谐灵敏度大约是70MHz/V左右。三阶无源环路滤波器的设计步骤如下首先根据VCO的调谐灵敏度KVCO单位MHz/V、电荷泵电流ICP单位mA和环路带宽BW单位Hz计算开环单位增益点处所需的环路滤波器阻抗ZTOTAL。用公式ZTOTAL 2π × BW × N / (K VCO × ICP)来估算其中N是分频比。这里N 13600MHz / 100MHz 136。代入数值ZTOTAL 2 × 3.14 × 100000 × 136 / (70 × 2.5) ≈ 486kΩ。这个数值决定了整个滤波器网络的阻抗量级。接着确定滤波器的零点频率和极点频率。为了达到约48度的相位裕度零点频率通常设为环路带宽的1/5到1/4第一极点频率设为带宽的2到4倍第二极点设为带宽的5到8倍。我这里取零点20kHz、极点400kHz、第二极点800kHz。然后根据这些频点计算三个电容和两个电阻的值——这个过程用TI的PLLatinum Simulator或ADIsimPLL这类工具能省不少时间工具会自动给出标准电容电阻值并把相位裕度、锁定时间、相噪曲线都画出来。我强烈建议你无论手算基本功多扎实最后都用仿真工具扫一遍参数看看环路有没有稳定性隐患。3.3 鉴相频率与分频比决定了相噪和杂散的两个关键参数鉴相频率的选择不只是影响环路带宽。在整数分频模式下鉴相频率等于参考频率输出频率是参考频率的整数倍在小数分频模式下输出频率可以是鉴相频率的任意小数倍。小数分频的好处是鉴相频率可以选到很高从而把分频比N压下去——而PLL的带内相噪理论上正比于20×log(N)N越小相噪越好。这就是为什么现代宽带合成器几乎都倾向小数分频的原因。但小数分频有个副作用小数杂散。小数分频器在工作时会产生与小数部分相关的杂散信号频率落在某些固定偏移处强度取决于芯片的设计和环路滤波器的抑制能力。在13.6GHz设计里我遇到过小数杂散把频谱污染到-55dBc的情况这个水平在很多系统里是不可接受的。好在LMX2594这类芯片内部有可编程的Δ-Σ调制器和杂散抑制算法配合合理的环路带宽通常能把杂散压到-70dBc以下。另一个实操技巧是如果系统允许整数分频模式下杂散表现通常更好。所以我有时候会调整参考源频率让输出频率恰好落在整数分频点上这在雷达本振这类固定频点场景里很常用。但如果你的设计必须支持宽带扫频或者任意频点那就别纠结整数分频了直接上小数模式搭配好的杂散抑制策略。4. 射频链路实现从芯片输出到天线端口的距离4.1 芯片输出级匹配滤波器、放大器还是直接用鎖相環芯片輸出端口一般輸出功率在0dBm到5dBm左右而且频谱上除了主信号还有谐波和杂散。要不要加外部放大器、要不要加滤波取决于你的下一级需要多大的功率和纯度。如果下一级是混频器本振端口通常需要7dBm到13dBm的驱动功率那就得加一级增益10dB左右的驱动放大器。如果下一级是分频器或数字电路0dBm可能就够直接连接即可。如果系统对谐波有严格要求比如雷达接收机要防止镜像干扰就得在输出加一个带通滤波器只保留13.6GHz附近频段把高次谐波和带外杂散滤掉。我在这个项目里芯片输出后加了一个带通滤波器中心频率13.6GHz通带1.2GHz插损约2dB抑制二次谐波在40dB以上。然后接了一级增益14dB的驱动放大器最终输出功率约10dBm。这里有个细节滤波器的端口阻抗匹配要和前后级对上通常都是50Ω。13.6GHz的PCB走线长一点就可能带来0.5dB以上损耗所以滤波器和放大器尽量靠近芯片输出引脚走线要短过孔要少。4.2 PCB布局和高频布线的几个细节13.6GHz已经不是“只要连上线就能用”的频率了。微带线或者GCPW共面波导的阻抗、介质损耗、过孔寄生电感都会显著影响性能。板材方面我建议用Rogers 4350B或者类似的高频板材信号层到参考地平面的距离控制在0.2mm左右——这个距离决定了50Ω微带线的线宽距离太大线就太宽距离太小损耗又大。电源完整性容易被忽视。锁相环芯片的VCO供电对电源纹波极其敏感纹波会转化为VCO的调频噪声也就是通常在频谱上看到的“电源边带”。我用了两级LDO给芯片的模拟电源和VCO电源分别供电再用π型滤波器磁珠电容进一步隔离。数字电源和模拟电源必须分开走线在芯片下方用独立的过孔阵接地不要让24mA级的数字电流回流路径穿过模拟地平面。还有一个很多人踩过坑的点RF输出走线的包地位置。13.6GHz信号的波长只有约22mm空气中在介质中更短走线旁边如果包地距离不均匀会造成局部阻抗不连续。我习惯在RF走线的两侧各留0.5mm净空然后铺地并打一排接地过孔让返回电流沿着最短路径走这样反射和辐射都能压住。4.3 参考源整个系统相噪的“天花板”锁相环输出的带内相噪理论上等于参考源相噪加上20×log(N)。如果你用的参考源是100MHz、相噪-160dBc/Hz10kHz那么倍频到13.6GHzN136后理论相噪就是-16020×log(136) -117dBc/Hz。这是你永远跳不过去的天花板。所以选参考源一定要慎重别把合成器的性能毁在一个廉价的TCXO上。实际项目中如果预算允许直接用OCXO恒温晶振频率稳定度和相噪都远好于TCXO。我用的是100MHz OCXO10kHz偏移相噪约-165dBc/Hz这样理论上13.6GHz输出在10kHz偏移处能到-122dBc/Hz左右加上PLL自身噪声和VCO噪声的影响实测通常能落在-115到-120之间对绝大多数系统都够用了。另外参考源进来之后要不要整形一般不用除非你用的参考源输出波形很差、谐波很大那就要加一个滤波器。还有参考源到锁相环芯片之间的走线一定要短毕竟参考信号的噪声会直接进入PLL。如果参考源和合成器板卡分开放置用SMA线连那就得确保线缆屏蔽良好别把环境噪声引进来。5. 相噪与杂散分析从原理到实测的完整链路5.1 带内相噪和带外相噪分别由谁决定锁相环输出的相位噪声曲线可以粗分成两段带内和带外。带内是指偏移频率小于环路带宽的范围相噪主要由参考源相噪、N分频比、鉴相器归一化噪声基底和电荷泵噪声决定。四个因素的贡献是累加的没法简单只看其中一个。带外则是指偏移频率大于环路带宽的范围相噪主要由VCO开环噪声决定环路对这个区间没有抑制能力。理解这个就明白了带宽窄了带内噪音会被放大因为环路“看到”的分频比等效N更大带宽宽了带外VCO噪声区就提前出现。所以环路带宽本质上是带内噪声和带外噪声之间的分界线找到一个折中点让整条相噪曲线的包络尽量低这是设计的目标。我在13.6GHz这个项目里实测过不同环路带宽对相噪的影响100kHz带宽时1kHz偏移处相噪约-95dBc/Hz100kHz偏移处约-105dBc/Hz如果把带宽降到50kHz带内相噪会恶化大约4dB但带外相噪在200kHz以上会有改善。这个交换关系在不同系统里怎么取舍得看最终应用更关注近端还是远端相噪。比如卫星通信更关注10kHz到1MHz偏移区间的相噪而雷达可能更关注1kHz以内。5.2 杂散的类型与压制策略杂散分两种记忆就行参考杂散和小数杂散。参考杂散出现在鉴相频率的整数倍处比如100MHz鉴相频率杂散就会出现在100MHz、200MHz等偏移处。抑制方法是提高环路滤波器的阶数和极点位置把参考杂散进一步压下去。小数杂散则跟小数分频的调制序列有关位置不由鉴相频率决定而是由分数分子和分母决定压制方法更复杂通常靠芯片内部的杂散抑制功能和Δ-Σ调制器设置来优化。我在调试过程中发现13.6GHz频点下参考杂散常常会被PCB上的寄生耦合路径“抬”起来。即使环路滤波器算得再好如果鉴相器数字信号的返回电流和VCO输出靠得太近杂散就是压不下去。这时候单纯调环路参数是无效的必须回到布局上去解决关键信号之间要用地孔墙隔离参考源输入和VCO输出分居板子两侧。实测下来这样做之后杂散能改善7~10dB。5.3 用频谱仪和相噪分析仪验证性能硬件做出来后验证手段也很重要。频谱仪可以看输出频率对不对、功率有多大、杂散在哪些位置相噪分析仪才能测到真正的相位噪声曲线。我建议有条件的话直接上相噪分析仪比如Keysight E5052B一页就能给出完整的相噪曲线和抖动数值。如果没有相噪仪用频谱仪测RBW比较小的时候的噪底水平也能粗略判断但精度有限只能做参考。操作时有个小技巧测量之前先确认锁相环锁定成功。锁定指示引脚LD输出高电平代表锁定但LD高电平只说明频率锁定不代表相噪表现好。我通常先在频谱仪上看输出信号——单根谱线干净、没有大毛刺然后再拿相噪仪测详细曲线。如果频谱上有两个相隔很近的谱峰说明锁相环还在反复失锁-重锁这时候别测别的先检查环路参数和供电。6. 调试实录我踩过的六个坑和对应解法6.1 失锁和间歇性失锁先从供电和接地查起我调试这类高频合成器时遇到最多的问题不是环路参数而是“忘记供电”和“地没接好”。有一次板子回来上电后发现芯片偶尔能锁定偶尔失锁排查了半天最后发现是数字电源的LC滤波电感选型不对纹波过大导致数字部分时序不稳定。换了一颗低频阻抗更高的磁珠后问题彻底消失。这个排查经历让我养成了习惯任何失锁类问题先查供电质量和芯片下方接地过孔的连通性再动环路参数。6.2 输出频率对但功率低了3dB滤波器插损和走线损耗被低估13.6GHz的微带线损耗大约0.3~0.5dB/cm带通滤波器插损2dB连接器再加0.5dB加在一起就容易让输出功率低于预期。解决办法是在输出级设计时留出3~5dB的功率余量或者在链路里加一级可调衰减器做补偿。我在这个项目里最后把驱动放大器的偏置电流调大了一点把输出功率余量抬高到12dBm再经过滤波和走线之后正好落在10dBm。6.3 参考杂散抑制不够调整环路滤波器极点和布局一起下手有一次在100MHz偏移处看到一根-58dBc的杂散峰环路滤波器参数换来换去都压不下去。后来我拿近场探头顺着PCB扫了一遍发现杂散从参考输入的走线直接辐射到VCO输出的走线上。解决方法是把参考走线加粗并全程包地再在输出走线两侧各加一排接地过孔做完后杂散降到了-72dBc。记住杂散抑制是设计和布局共同作用的结果光靠环路滤波不一定能解决布局问题。6.4 小数杂散在特定频点爆表调整Δ-Σ调制器配置和抖动开启策略LMX2594的小数引擎里有一个叫“dithering”加抖的功能开启后能打散小数杂散的能量但会增加噪底。我在某些频点上不开加抖时小数杂散特别明显-60dBc开了加抖后杂散被平均化但略抬高噪底。实际使用中得在杂散和噪底之间做权衡通常建议先不开加抖实测如果杂散超标再逐步开启加抖并观察噪底恶化情况。这个调优过程没有绝对规律只能按具体频点试。6.5 温度漂移导致频率偏移OCXO频率校准和自动频率控制频率合成器上电后如果直接用输出频率可能和标称偏了几十kHz原因是参考源还没热稳定。OCXO需要几分钟到十几分钟预热才能达到标称频率精度。在产品里通常会做一个开机延时或者状态指示等参考源稳定后再开始使用。我测试时习惯上电后等10分钟再做频率精度测量避免把热漂移误判成锁相环故障。6.6 谐波太大被客户拒收在输出级加低通或带通13.6GHz的基波输出二次谐波在27.2GHz、三次谐波在40.8GHz。有些系统不看谐波但雷达接收机的前端如果没滤波就会把谐波混频下来形成假目标。我在FFT测试中就遇到过这个问题——不滤谐波时频谱仪上27GHz处能看到明显的谐波峰。加了带通滤波器后谐波抑制能到40dB以上。如果你用的是宽带放大器还得注意放大器自身也会产生非线性谐波所以放大器要选OIP3高的型号或者工作在比较回退的状态。7. 经验小结我自己做这类项目的三条体会先说最重要的一条先锁定指标再选器件。13.6GHz宽带合成器的设计空间很大架构、芯片、滤波器、布局的每一步选择都受最终指标约束。我见过太多人画了原理图才开始想指标最后发现芯片性能不够或者杂散压不住只能推翻重来。初版设计时哪怕多花两天把指标表写清楚后面至少能省下几周的改板时间。第二条仿真工具解决不了所有问题但它能减少你试错的次数。环路滤波器、相噪估计、锁定时间这些用PLLatinum Simulator这类工具都能算得比较准。真正算不准的是PCB布局引入的寄生耦合、电源串扰、辐射干扰。这些只能靠实测去发现和迭代。所以我的做法是仿真定参数实测验效果发现问题先怀疑布局再回头调参数。第三条13.6GHz这个频段调试时一定要有一台靠谱的频谱仪。带宽覆盖到26GHz以上是基本要求否则你连二次谐波都看不见。如果公司有信号源分析仪也尽量用上它能直接在频域和域时同时看到锁定情况和相位噪声比单纯用频谱仪一步步推断要快得多。最后分享一个我在项目中常用的应急小技巧如果临时发现某个频点的相噪超标而环路参数已经没得调了可以试试微调一下鉴相频率。比如原来用100MHz改为99.9MHz或100.1MHz分频比N和整数/小数边界全变了有时候杂散和相噪的分布就跟着变好。这不是正规做法但在赶项目进度时确实救过我很多次。