FPGA读写SPI NOR Flash完全指南：MT25QL128时序、状态机与工程实践

简介本资源是一套基于Xilinx FPGA平台实现MT25QL系列SPI Flash芯片读写控制的完整Verilog工程面向数字电路设计初学者、FPGA开发工程师及嵌入式系统开发者解决高速非易失存储器在FPGA端的底层驱动与可靠通信问题。工程包含329个文件以28个核心Verilog源码含FLASH控制器、串口收发、PLL时钟管理模块、7个XDC管脚约束文件、10个DCP综合网表及大量TCL脚本、仿真日志和报告文件为主压缩包大小为10.56MB结构清晰便于模块化复用与移植。已有1141人学习下载工程已通过实测验证上位机发送单字节FPGA自动写入Flash起始地址连续256字节并回读校验成功返回256个相同字节即表明驱动功能正常。所有关键代码均配有中文注释FLASH读写端口已标准化封装可直接对接用户逻辑配套说明明确标注Vivado 2018.3版本、50MHz输入时钟经PLL倍频至80MHz、串口波特率115200等关键参数大幅降低二次开发门槛。 做FPGA板卡的人迟早会在逻辑里直接读写片外Flash。这类需求出现在FPGA配置固化、参数掉电保存、固件升级、上电引导等场景中而MT25QL是Micron美光推出的SPI NOR Flash系列在通信板卡和工业设备里出现频率很高。这篇就以MT25QL128为例把基于FPGA读写NOR Flash的完整工程拆开讲清楚从SPI时序原理、状态机设计、擦写流程到上板调试踩坑给出一套可以直接参考的实现方案。适合正在做FPGA存储相关开发、被Flash读写时序折腾过的工程师也适合刚接触FPGA、想搞明白“逻辑里怎么操作一颗SPI Flash”的初学者。你不需要外部控制器不需要挂CPU用纯Verilog状态机就能把Flash管起来。1. 为什么在FPGA里直接读写NOR Flash应用场景与选型思路1.1 常见的几种使用场景首先是FPGA配置固化。Xilinx、IntelAltera的FPGA大多支持从SPI NOR Flash加载配置文件板卡上电后FPGA主动按SPI时序把bitstream读出来。但这套流程通常是芯片原厂IP或者Boot ROM自动完成的一旦你需要在用户逻辑里“主动干预”比如在运行过程中更新配置文件、实现多版本切换、做远程升级就必须自己在RTL里实现一套Flash读写控制器。其次是参数存储。通信设备里经常有一批需要在掉电后保留的校准参数、序列号、网络配置FPGA又没有片内非易失存储外挂一颗NOR Flash是最省事的做法。NOR Flash随机读快、可靠性高对于几百KB以内的数据存储在性价比和可靠性上都优于NAND。最后还有小容量数据记录、Bootloader引导这类场景。很多软核处理器比如MicroBlaze、NIOS II启动时从Flash搬运程序到DDR也需要一个软硬件配合的Flash读写通路。1.2 为什么不用现成的厂商IP核而是自己写很多FPGA开发环境确实带有SPI Flash控制器IP比如Xilinx的AXI Quad SPI。但我们在实际项目中仍然大量选择自研状态机实现原因有几个。第一是资源占用。AXI Quad SPI核带AXI接口、FIFO、中断逻辑占用的LUT和BRAM都不小。如果只是想在逻辑里读一段配置、写一段数据完全不需要引入整套AXI总线结构。第二是可控性与调试便利性。IP核内部有状态机封装出问题时很难看清是哪一拍时序出了问题。自研状态机虽然前期代码量多一点但每个状态、每个时钟动作都在自己手里配合逻辑分析仪定位问题非常直观。第三是灵活集成。FPGA内部可能有自定义总线、自定义协议模块自研读写控制器可以开放成简单的“启动信号地址数据完成标志”的接口挂接方式极其简单。第四是学习价值。理解SPI Flash时序本身就是FPGA工程师的基本功把这套控制器写完后续再接触DDR3/DDR4控制器、SD卡读写、I2C EEPROM等外设思路都是相通的。1.3 为什么选MT25QL这颗芯片MT25QL系列是Micron的SPI NOR Flash产品线容量覆盖1Mb到2Gb。与常见的Winbond W25Q系列相比MT25QL在擦写寿命、四线读取性能、命令集设计上都比较接近但MT25QL的一些特性在工业级场合更受工程师青睐工作电压3.3V支持宽温版本有完整的非易失配置寄存器NVCR支持Dual/Quad SPI模式最大快速读时钟可达133MHz。在通信板卡上MT25QL常见作为FPGA配置存储使用一颗128Mb16MB的MT25QL128已经完全可以容纳多版本bitstream和参数区。它的页面大小为256字节支持4KB扇区擦除、64KB块擦除以及整片擦除擦除寿命典型10万次。这些参数决定了后续状态机设计中擦除和编程的粒度选择。2. MT25QL的SPI协议梳理命令集、状态寄存器与地址模式2.1 硬件连接与引脚功能MT25QL128采用SPI接口常用的封装是SOP-8或WSON-8引脚功能如下表引脚名功能在普通SPI模式下的作用CS#片选低有效拉低开始一次命令拉高结束SCK时钟时钟输入数据在上升沿采样Mode 0SI / DQ0数据输入命令、地址、写入数据输入SO / DQ1数据输出读取数据输出WP# / DQ2写保护/数据线2拉低禁止写状态寄存器非Quad模式建议上拉HOLD# / DQ3保持/数据线3拉低暂停通信非Quad模式建议上拉VCC电源3.3VVSS地地这里有个很容易被忽视的细节如果只用普通SPI单线读写WP#和HOLD#引脚必须接上拉电阻。有些板子在刚开始调试时把这两个引脚悬空结果Flash出现时好时坏的写保护、命令被意外暂停的诡异问题。我自己就遇到过花了一晚上排查“为什么写不进去”最后发现是WP#悬空导致状态寄存器被保护的情况。2.2 常用命令集速查MT25QL的命令集非常丰富但对于读写工程来说先掌握以下这些就足够了。命令名命令码地址说明READ0x033/4字节普通读无Dummy周期FAST_READ0x0B3/4字节快速读需1字节DummyDUAL OUTPUT FAST READ0x3B3/4字节双线输出需1字节DummyQUAD OUTPUT FAST READ0x6B3/4字节四线输出需1字节DummyQUAD I/O FAST READ0xEB3/4字节四线I/O需6个时钟DummyWRITE ENABLE0x06无写使能擦除/编程前必须执行READ STATUS REGISTER0x05无读状态寄存器轮询WIP位WRITE STATUS REGISTER0x01无写状态寄存器配置BP位PAGE PROGRAM0x023/4字节页编程一次最多256字节SUBSECTOR ERASE0x203/4字节4KB子扇区擦除SECTOR ERASE0xD83/4字节64KB扇区擦除BULK ERASE0xC7无整片擦除READ JEDEC ID0x9F无读取厂商和设备ID2.3 状态寄存器与WIP轮询机制NOR Flash执行擦除和编程属于内部状态操作芯片在忙的时候不会响应新的命令请求所以FPGA必须有一个“轮询状态寄存器”的机制。状态寄存器的定义如下BIT0WIPWrite In Progress1表示芯片正在执行擦除/编程0表示空闲。BIT1WELWrite Enable Latch1表示写使能已锁存。擦除/编程命令完成后自动清零。BIT5/6BP0/BP1/BP2Block Protect块保护位置1会禁止对应区域的擦写。轮询流程是发送0x05命令CS保持低电平持续读字节当读到的字节BIT0为0时说明内部操作完成这时才能拉高CS。这里必须强调一点拉高CS的时机不能在WIP1的时候提前结束否则下次操作可能仍处于忙状态。2.4 3字节地址与4字节地址模式MT25QL128容量为16MB使用3字节地址完全够用。但如果选用MT25QL25632MB或更大容量或者希望统一代码逻辑需要让芯片进入4字节地址模式。进入4字节地址模式有两个方式一是发送0xB7命令掉电丢失二是修改非易失配置寄存器写入后永久生效。在我调试MT25QL256时出现过这样的情况用3字节地址读高地址区域读出来的数据永远不对检查命令和时序都看不出问题。后来才发现芯片默认是3字节地址模式不切到4字节模式超过16MB的高地址根本无法访问。这个坑提醒我在使用Flash早期就要明确“你用的芯片有多大容量、默认地址模式是哪一种”。2.5 时钟模式选择与数据采样MT25QL支持SPI Mode 0CPOL0CPHA0和Mode 3CPOL1CPHA1两种时序模式。最常见、配置最简单的是Mode 0SCK空闲为低数据在SCK上升沿采样在下降沿变化。FPGA侧如果作为Master发送数据必须在SCK上升沿之前准备好采样回读数据则应关注SCK上升沿后的建立保持时间。很多工程直接沿用Mode 0即可没有必要去配置Flash的非易失配置寄存器切换到Mode 3。如果使用了IP核或硬核需要注意设置的是不是与FPGA侧时钟极性一致。3. 读操作的状态机设计与Verilog实现3.1 读操作的完整时序流程以普通读命令0x03为例一次完整的读操作时序如下CS#拉低。在SCK的每个上升沿依次送入8位命令码0x03。继续送入24位地址3字节地址模式高位在前。无需Dummy周期0x03命令在地址发送完成后下一个SCK上升沿MISO就开始输出数据。持续送SCK时钟MISO逐位输出数据每8个SCK为一个字节。读取完成后CS#拉高。如果是快速读0x0B在地址发送完成后需要再插入8个SCK的Dummy周期之后才输出数据。如果是四线I/O快读0xEBDummy周期是6个SCK而且地址线是四线同时发送。设计状态机的时候要把这些参数做成可配置的寄存器方便切换命令。3.2 读状态机的状态划分读状态机可以划分为以下几个状态IDLE空闲等待读请求。SEND_CMD发送8位命令码。SEND_ADDR发送24位或32位地址。SEND_DUMMY发送Dummy周期。READ_DATA读取数据。STOP拉高CS回到IDLE或等待下一次传输。关键点在于位计数器的控制。发送命令和地址时每个SCK发送1位读取数据时每个SCK采样1位。一个字节需要8个SCK。为了代码简洁可以统一用一个bit_cnt计数器在不同状态分别判断结束条件。3.3 读状态机核心代码示例以下是一个简化版的读控制器核心逻辑只保留命令/地址发送和读数据采样部分便于理解整体结构。module spi_flash_read #( parameter CMD_READ 8h03, parameter CMD_ADDR_BITS 24, parameter CMD_DUMMY_CYC 0 )( input wire clk, input wire rst_n, input wire start, input wire [31:0] addr, output reg [7:0] data_out, output reg data_valid, output reg busy, // SPI 接口 output reg spi_cs_n, output reg spi_sck, output reg spi_mosi, input wire spi_miso ); localparam S_IDLE 3d0; localparam S_CMD 3d1; localparam S_ADDR 3d2; localparam S_DUMMY 3d3; localparam S_DATA 3d4; localparam S_STOP 3d5; reg [2:0] state, next_state; reg [7:0] cmd_shift; reg [31:0] addr_shift; reg [7:0] data_shift; reg [3:0] bit_cnt; reg [5:0] dummy_cnt; always (posedge clk or negedge rst_n) begin if (!rst_n) begin state S_IDLE; end else begin state next_state; end end always (*) begin case (state) S_IDLE: next_state start ? S_CMD : S_IDLE; S_CMD: next_state (bit_cnt 4d7) ? S_ADDR : S_CMD; S_ADDR: next_state (bit_cnt CMD_ADDR_BITS - 1) ? ((CMD_DUMMY_CYC 0) ? S_DUMMY : S_DATA) : S_ADDR; S_DUMMY: next_state (dummy_cnt CMD_DUMMY_CYC) ? S_DATA : S_DUMMY; S_DATA: next_state (bit_cnt 4d7) ? S_STOP : S_DATA; S_STOP: next_state S_IDLE; default: next_state S_IDLE; endcase end // 发送和采样逻辑省略注意SPI是MSB first // spi_sck 通过分频器产生或直接由系统时钟二分频产生 endmodule这个示例展示的是状态转移主干逻辑。在实际工程中spi_sck需要通过时钟分频产生通常使用系统时钟二分频后作为SCK输出所有发送和采样逻辑都在系统时钟域内进行打拍控制。3.4 读性能的简单估算以常用的快速读0x0B为例一次读取包括8位命令、24位地址、8位Dummy、N×8位数据。若SCK频率为50MHz则读取1字节需要82488/50MHz 0.96微秒读取16MB需要约16MB × 8 / 50MHz ≈ 2.7秒加上额外的命令间CS翻转时间实测约3秒。如果改用四线输出0x6B有效数据传输速率翻倍时间可以缩短到1.5秒以内。实际工程中值得根据读数据量决定是否上Quad模式。如果只是读几KB配置数据普通读完全够用没必要引入四线模式的硬件连接和时序复杂度。4. 写操作三步走写使能、擦除、页编程的完整链路4.1 写操作的整体流程往MT25QL写入数据绝对不是直接把数据通过SPI发过去就完事。NOR Flash的物理特性决定了“写1”之前必须先“擦除成1”也就是把对应存储单元变为0xFF。所以完整的写操作链路是写使能WRITE ENABLE0x06。擦除目标区域扇区/块擦除。页编程PAGE PROGRAM0x02。轮询WIP位确认编程完成。这三个步骤缺一不可。很多人第一次调试Flash写入失败往往就是没搞清楚“擦除”和“编程”是两个独立的命令以为直接发页编程就行结果写入的数据和原始内容做“与”操作怎么都写不对。下面把每一步拆开讲。4.2 写使能最容易忽略的“锁存”环节写使能命令0x06只有一个字节发送完后CS#必须拉高芯片才会把状态寄存器里的WEL位置1。这个“CS拉高”的时序要求非常关键如果CS#一直保持低电平芯片不会锁存写使能状态。发送完0x06后建议通过读状态寄存器0x05确认WEL位是否等于1然后再发送后续的擦除或编程命令。在FPGA状态机中这一步可以做成一个独立的SEND_WREN状态并预留一个等待窗口保证CS#高电平维持时间满足芯片的tSHSL参数通常为几十纳秒。4.3 擦除按扇区还是按块MT25QL支持多种擦除粒度擦除类型命令码擦除大小典型擦除时间参考子扇区擦除0x204KB约90ms ~ 1s扇区擦除0xD864KB约1.5s整片擦除0xC7全片约几十秒到上百秒擦除命令也需要先发送0x06然后发送擦除命令和3字节地址。地址必须是擦除粒度的整数倍对齐——4KB子扇区擦除要求地址低12位为064KB块擦除要求地址低16位为0。如果地址不对齐命令会被芯片忽略这是写状态机设计中必须检查和约束的。实际项目里我习惯使用4KB子扇区擦除原因有两个一是擦除时间短避免长时间占用Flash总线二是逻辑上更灵活可以把参数区划分成多个4KB子扇区做版本管理不需要每次大版本更新都擦掉整个64KB。4.4 页编程256字节边界与跨页问题页编程命令0x02支持一次写入1到256字节数据。发送流程如下发送0x06写使能。发送0x02命令码。发送24位起始地址。连续发送待写入数据一个或多个字节。CS#拉高开始内部编程。轮询0x05状态寄存器直到WIP0。页编程最坑的坑在跨页边界。页面大小是256字节也就是说地址的低8位从0x00到0xFF如果写入的数据长度超过了当前页剩余空间芯片并不会自动跳到下一页而是从当前页的页首地址开始覆盖写入。举个例子起始地址0x0100F0要写入32字节地址范围是0x0100F0到0x01010F跨越了0x010100这一页边界。芯片实际行为是写入0x0100F0~0x0100FF这16字节然后回卷到0x010000开始继续写剩下的16字节。这个行为不会报错但数据会被写乱。工程中的解决方案是在发送页编程命令前先判断本次待写入数据的长度是否超过当前页剩余空间。如果超了就把这次写入拆成两个页编程操作或者设计一个“自动下一页”的分包逻辑。我在状态机里专门加了一个页剩余长度计算模块确保任何跨页写入都被自动拆包。4.5 写流程状态机参考下面给出一个包含写使能、擦除、页编程、轮询的简化状态机状态划分localparam S_WREN 4d0; localparam S_WREN_WAIT 4d1; // 等待CS拉高后写使能锁存 localparam S_ERASE_CMD 4d2; localparam S_ERASE_ADDR 4d3; localparam S_ERASE_STOP 4d4; localparam S_PP_CMD 4d5; localparam S_PP_ADDR 4d6; localparam S_PP_DATA 4d7; localparam S_PP_STOP 4d8; localparam S_POLL_STATUS 4d9; localparam S_POLL_READ 4d10; localparam S_DONE 4d11;在S_POLL_STATUS状态时发送0x05命令然后保持在S_POLL_READ状态持续接收MISO数据直到读到BIT00才进入S_DONE。这个轮询过程可能持续几毫秒到几秒期间FPGA不能做其他Flash操作所以需要设计超时保护机制避免芯片异常导致状态机死锁。这里有一个经验细节轮询WIP时有的工程师会发送一次0x05、拉高CS、再发送下一次0x05这样当然也可以但效率低。更标准做法是保持CS为低连续发送0x05和对应的读字节也就是“只发一次命令连续读多个字节”直到WIP清零再拉高CS。这样可以省去重复的命令发送时间尤其对擦除这种耗时操作能减少总线占用。4.6 写超时与状态恢复擦除、编程是有时间上限的。MT25QL数据手册会给出各种操作的最大时间比如页编程最大可能在5ms左右4KB子扇区擦除最大可能在1s左右。在状态机里做超时计数很有必要如果轮询WIP超过一个合理的上限比如页编程10ms、擦除2s就强制报错并进入错误状态。我见过同事在调试时遇到Flash芯片状态寄存器读出的数据一直是0xFF——也就是WIP永远为0但擦除命令看起来没生效。最后定位发现是SPI时钟频率过高导致命令字传输错误。这类问题如果不加超时和状态检查排查起来非常痛苦。5. 上板实测典型故障与完整排查链路5.1 故障一读回数据全是0xFF这是最常见的现象。遇到这种问题先不要太早怀疑Flash芯片坏了按下面的链路逐级排查。第一步先读出JEDEC ID0x9F命令。正常情况MT25QL128应返回0x20 0xBA 0x18不同后缀略有差异。如果能读出正确的JEDEC ID说明SPI通道、CS控制、命令发送这些基础链路是通的问题大概率出在读命令的地址、Dummy周期或数据采样逻辑上。第二步检查读命令和地址。确认0x03命令发送的字节顺序没有问题地址高位在前确认读的目标地址是否在之前已经写入数据的区域。如果读的是从未写过的地址区域内本来就是0xFF读回全FF是正常现象不代表故障。第三步检查Dummy周期。如果用了0x0B快速读必须在地址后发满8个SCK的Dummy如果用了四线I/O读0xEBDummy周期是6个SCK而非8个。Dummy周期数配错最常见的结果就是数据整体错位有时表现为第一个字节数据是0xFF后面才正常。第四步用逻辑分析仪抓取SCK、CS#、MOSI、MISO四根线核对第一个字节的命令码是否就是0x03地址是不是期望值。逻辑分析仪在这里比示波器好用可以直接解码SPI协议方便快速判断命令层面的错误。5.2 故障二数据读取错位首字节对后面错这个现象通常是采样沿的问题。SPI Mode 0下MISO数据在SCK上升沿采样FPGA侧如果使用系统时钟采样回读数据需要确保在SCK上升沿附近采样到的MISO值是稳定的。如果数据整体错位了一个或半个字节检查点有两个一是SCK的极性/相位是否与Flash配置一致二是FPGA采样逻辑是否在SCK上升沿之后完成数据打拍。工程上建议用系统时钟的下降沿去采样MISO数据即SCK上升沿后的半个系统时钟周期这样能保证数据稳定。另外要注意FPGA的IO延时和PCB走线长度在高SCK频率下不能忽视。50MHz以下一般没事跑到100MHz以上时SDC时序约束就得写到位MISO路径的输入延时约束至少要给出来。5.3 故障三写入不进去读取还是原来的值遇到写不进去按下面的顺序排查读状态寄存器看WEL位是否为1。如果写使能命令后WEL位为0说明0x06没被正确执行检查CS#在命令后是否拉高、拉高时间是否足够。看WP#引脚是否被拉低。WP#低电平时状态寄存器的BP位写保护生效擦除和编程命令都会被屏蔽。很多裸板测试时WP#悬空建议直接接上拉到VCC。看BP位。状态寄存器里的BP0、BP1、BP2如果被设成了保护状态对应区域就写不进去。刚上电一般默认是0但如果你之前配置过NVCR可能会在掉电后仍然保持保护状态。检查页编程的地址对齐。如果起始地址不是页对齐并且写入长度跨页了数据会回卷覆盖看起来就是“写入不对”。5.4 故障四擦除很慢或卡死擦除命令发出后FPGA状态机进入WIP轮询如果代码里没有做超时保护遇到芯片异常就会“死等”。排查思路是加一个超时计数器同时在轮询期间用示波器观察MISO上是否有数据在翻转。还有一种情况擦除命令发出后WIP一直为1超过规格时间可能是SCK频率过高导致命令字错误也可能Flash已经处于故障状态。解决方式是把SCK频率降下来重新测试比如从100MHz降到20MHz如果恢复正常说明是时序裕量问题。5.5 故障排查链路总结表现象优先检查的几个点常见根因读回全FFJEDEC ID、命令码、地址、Dummy周期地址未写入、Dummy配错、命令字错误数据错位采样沿、SCK极性、时序约束采样沿错误、SCK Mode不一致写不进WEL、WP#、BP位、跨页写使能未锁存、写保护、跨页覆盖擦除慢/卡死超时保护、SCK频率命令字错误、芯片异常时而正常时而不正常WP#/HOLD#上拉、电源纹波引脚悬空、供电不稳6. 工程化改造从示例工程到可靠设计6.1 写入前的跳过检查在生产部署或频繁升级的场景中如果每次都无脑执行“擦除→编程”会白白消耗Flash寿命还会让升级时间变得很长。合理的做法是在页编程前先读出目标区域的数据与待写入数据做比对如果目标区域已经是0xFF或已经是目标值就跳过擦除如果整页判断下来与目标数据完全相同直接跳过编程。这个优化看似简单实际效果很明显。尤其在参数更新场景里很多参数并没有变化不检查就擦写会导致整片频繁磨损。我在一个升级方案中加了这层判断后Flash磨损速度下降了一个数量级。6.2 CRC校验与掉电保护Flash写入过程中如果突然掉电可能留下半擦除、半编程的脏数据。为了避免这种情况业界通用的做法是双区备份A区存储当前有效版本B区存储新版本。写入结束后先写一个“版本号CRC”的有效标志只有CRC校验通过才把有效标志置为有效。下次上电时先检查A区如果A区无效就回退到B区。CRC校验可以选用CRC32或CRC16FPGA里用LFSR实现也非常简单。每次写入后在页末尾附加校验值读取时重新计算比对。这套双区机制虽然会多花一倍存储空间但对于配置存储、升级固件这类高价值数据来说非常值得。6.3 磨损均衡策略NOR Flash虽然寿命比NAND高但也不是无限的。长期固定往同一个扇区写参数会让该扇区先“报废”。简单的磨损均衡策略是维护一个“当前写入扇区”计数器每次写入轮流使用多个4KB子扇区读的时候从最新的扇区开始找。对于参数更新频繁的系统这是一个低成本高收益的设计。6.4 与上位机联调把Flash控制器包装成AXI-Lite或自定义寄存器接口示例工程里可以用几个拨码开关加UART来验证读写。到了真实项目阶段建议把Flash控制器封装成标准总线接口比如AXI-Lite接口或自定义的寄存器读写接口。这样软核处理器MicroBlaze、NIOS II可以直接通过读写寄存器来操作Flash上层Bootloader和应用程序也能复用同一套底层驱动。接口信号大致是这样写请求信号加上地址、长度、数据总线读请求信号加上地址、长度、输出数据一个忙标志一个完成中断。内部把请求拆包成一次或多次页编程Host侧完全不感知Flash的页边界。6.5 进阶配置时间戳与工程信息很多板卡维护时希望能读出“这板卡上次烧录的时间”、“当前运行的FPGA镜像版本”。可以在Flash里划分一个固定区域写入编译时间、Git版本号、烧录次数等工程信息。FPGA内可以通过读取该区域在启动时打印到串口方便现场运维判断固件状态。这部分逻辑不复杂但对产品的可维护性提升非常明显。我在实际项目中习惯把Flash的16MB分成三个区域低4MB放FPGA配置bitstream中间8MB放应用程序/软核程序最后4MB作为参数区和升级暂存区。每个区域都有各自的扇区大小、磨损策略和写保护策略。区域划分明确了后续任何模块需要访问Flash都直接按区域号调用统一接口而不是到处散落裸的Flash读写代码。写在最后调试SPI Flash这段时间的几个体会这颗MT25QL的控制器从最开始的“能读ID”到“能读数据”再到“能擦能写、能跨页拆分、能双区备份”整体迭代花了大概一周。最大的感受是SPI Flash的难点不在协议本身而在状态机的边界情况处理——跨页、超时、写保护、掉电恢复这些都是在真实项目里遇到问题后才补上去的。如果你刚开始做这个工程建议先用最低的SCK频率比如10MHz甚至更低跑通基本读写再逐步提频先实现单字节读、单字节写再扩展成块读写先单纯验证时序再加上CRC和备份机制。一步一个脚印比一次性追求大而全的状态机稳妥得多。遇到问题别急着怀疑芯片先从“命令字节发对没有、地址对齐没有、Dummy周期够不够、采样沿对不对”这四个基础方向排查大部分问题都能在半小时内定位。本文还有配套的精品资源点击获取