MIPI LP RX 这个方向乍一看像是协议文档里一个不起眼的低功耗状态但真正在调试 MIPI 屏、CSI 摄像头或者 FPGA 收发链路时LPLow Power接收侧往往是决定“能不能点亮”“会不会花屏”“信号稳不稳”的关键一环。我接触过的项目里从 ST7701S 这类 MIPI 液晶屏的横向花屏到 RK3588 输入 1080i 信号时的握手异常再到紫光同创 FPGA 驱动 MIPI 的时序收敛问题最后追根溯源很多都落在 LP RX 的电气特性、状态机切换和时序余量上。这篇内容不打算复述协议手册而是把 LP RX 拆成几个实际调试中绕不开的层面它到底在传什么、物理层怎么判、协议层怎么切、FPGA 或 SoC 侧怎么配、出了问题怎么查。适合正在调 MIPI 屏、做 MIPI 接口集成、或者用 FPGA 实现 MIPI 收发链路的工程师参考也适合想从“能通”进阶到“稳定通”的嵌入式工业设备开发者。1. MIPI LP RX 到底在接收什么从物理层到协议层的完整链路1.1 LP 模式不是“低速版 HS”而是另一套电气与状态体系很多人第一次接触 MIPI 的 LP 模式会下意识把它理解成 HSHigh Speed的降速版本。这个理解偏差会直接导致调试时抓错重点。MIPI D-PHY 的 LP 模式和 HS 模式在电气层面是两套并行的体系HS 用的是差分小摆幅、低共模、终端匹配的电流型传输LP 则是单端、大摆幅、高阻抗的电压型传输。LP RX 接收的不是“慢一点的差分信号”而是每一根线相对参考地的单端电平状态。具体来说LP 模式下每条 lane 的 P 和 N 是独立驱动的接收侧通过比较 P/N 各自的电压门限来判断当前处于 LP-00、LP-01、LP-10 还是 LP-11 四种状态。这四种状态组合起来构成了 MIPI 的 LP 状态机LP-11 是空闲态Stop StateLP-10 是 HS 请求HS-RqstLP-00 是 HS 进入HS-EntryLP-01 是 HS 退出HS-ExitLP-00 还可以继续组合出 Escape 模式的各种入口。LP RX 的核心任务就是准确识别这些状态跳变并在正确的时刻把控制权交给 HS 接收通路或者从 HS 接收通路收回控制权。这里有一个容易被忽略的点LP 状态的判决不是看某一根线的绝对电压而是看 P 和 N 的相对关系。比如 LP-11 要求 P 和 N 都处于高电平LP-00 要求 P 和 N 都处于低电平LP-01 是 P 低 N 高LP-10 是 P 高 N 低。接收侧的 LP 接收器通常包含一个差分比较器和两个单端比较器差分比较器用于 HS 和 LP 的切换检测单端比较器用于 LP 状态解码。如果单端比较器的门限设置不合理或者 P/N 之间的 skew 太大就会出现状态误判表现为“明明发了 HS 请求接收侧却认为还在空闲态”或者“HS 退出后 LP 状态恢复不对导致下一帧无法启动”。1.2 LP RX 在 D-PHY 状态机中的位置谁在什么时候接管总线要理解 LP RX必须把它放回 D-PHY 的完整状态机里看。一条 MIPI lane 的生命周期大致是这样的上电或复位后收发双方都处于 LP-11 空闲态发送侧要发起 HS 传输时先把 lane 从 LP-11 拉到 LP-10保持一段时间再拉到 LP-00然后进入 HS 传输HS 传输结束后发送侧先回到 LP-00再经过 LP-10 或 LP-01 回到 LP-11。接收侧的 LP RX 必须在这个序列的每一个节点上做出正确响应。这里的关键是“保持时间”和“顺序”。LP-10 到 LP-00 的跳变不是随便什么时候都可以发生的协议里规定了最小保持时间接收侧也有相应的滤波和去抖要求。如果发送侧跳得太快接收侧的 LP 接收器可能还没完成状态更新就已经错过了 HS 进入窗口如果跳得太慢又会影响总线利用率。实际调试中我见过因为 LP 状态切换时间配置不当导致 MIPI 屏初始化命令发不下去的情况表现就是屏幕完全不亮但用示波器看 HS 数据又好像有波形。另一个容易踩坑的地方是 LP RX 在 HS 传输期间的角色。HS 传输时LP 接收器并不是完全关闭的它仍然在监测 lane 上的共模电平以便在 HS 传输结束时及时检测到 HS-Exit 序列。如果 LP 接收器的共模检测门限和 HS 驱动器的共模输出不匹配就会出现“HS 数据传完了但 LP RX 没检测到退出信号”结果就是总线卡在 HS 状态后续的 LP 命令发不进去。这种问题在 FPGA 实现 MIPI 时尤其常见因为 FPGA 的 IO 标准、终端电阻和外部偏置电路都需要自己设计不像专用 SoC 那样有成熟的 PHY 硬核。1.3 从 LP RX 视角看 MIPI 屏初始化为什么第一条命令总是最容易失败MIPI 液晶屏的初始化流程本质上是一连串 LP 命令和 HS 数据的交替。以 ST770S 这类常见驱动 IC 为例上电后主控需要先通过 LP 模式发送 Sleep Out、Display On 等命令然后才能进入 HS 模式传输像素数据。LP RX 在屏端的作用就是正确接收这些初始化命令。如果屏端的 LP RX 没有准备好或者主控端的 LP TX 时序不满足屏端要求第一条命令就会失败后续所有操作都无从谈起。实际项目中MIPI 屏“没信号”或“横向花屏”的问题有很大一部分可以追溯到 LP 初始化阶段。横向花屏通常意味着 HS 数据通道已经部分工作但行同步或帧同步出了问题而这些问题往往又和 LP 模式下的控制命令配置有关。比如某些屏的 Timing 参数需要通过 LP 命令写入如果 LP RX 误判了命令内容屏内部的 Timing 发生器就会用错误的参数工作表现出来就是画面横向撕裂或偏移。调试这类问题时我通常会先用示波器同时抓 LP 和 HS 的关键节点确认 LP 命令是否被正确接收再去看 HS 数据眼图而不是一上来就调 HS 均衡。2. LP RX 的电气门限与信号完整性那些协议手册不会告诉你的细节2.1 LP 接收器的门限电压不是固定值而是和供电、工艺、温度都相关协议里给出的 LP 门限电压是一个范围比如 LP 高电平门限和 LP 低电平门限都有最小值和最大值。很多工程师在设计或调试时会直接取典型值来算结果在批量生产或高低温测试时出现偶发失败。LP 接收器的输入门限实际上受供电电压、芯片工艺角和结温的共同影响。比如在低温下某些工艺的 LP 接收器门限会偏高如果发送侧的 LP 高电平刚好在门限附近就会出现状态判决不稳定。更麻烦的是LP 信号的摆幅通常比 HS 大得多很多人会觉得“摆幅大就更抗干扰”从而忽略了对 LP 信号质量的关注。但实际上LP 信号是单端传输参考地的不完整、走线之间的串扰、连接器的阻抗突变都会直接反映在 LP 接收器的输入上。我遇到过一块板子HS 数据眼图很好但 LP 命令就是偶尔丢最后查出来是 LP 走线经过了一个电源分割区参考地不连续导致 LP 电平在跳变时出现振铃接收器在振铃期间误判了状态。2.2 用 S 参数看 MIPI 通道时LP 频段往往被忽略现在很多团队在做 MIPI 通道评估时会去提取通道的 S 参数看插入损耗、回波损耗和串扰。但大多数 S 参数仿真和测量都集中在 HS 频段比如几百 MHz 到几 GHzLP 频段通常几十 MHz 以下往往被一笔带过。这是一个很大的盲区。LP 信号的频谱主要集中在低频但它的边沿包含丰富的高频成分如果通道在低频段的回波损耗很差LP 信号的边沿就会变缓接收器可能无法在规定的窗口内完成状态判决。更实际的问题是LP 和 HS 共用同一对差分线LP 接收器和 HS 接收器在物理上是并联的。HS 接收器的输入电容、终端电阻的寄生参数都会影响 LP 信号的完整性。如果 PCB 走线在 LP 频段呈现明显的感性或容性LP 状态跳变时就会产生过冲或下冲严重时甚至会把 LP-11 误判成 LP-10。我的经验是在 Layout 阶段就要把 LP 走线当成敏感信号来处理尽量短、尽量直、参考地尽量完整不要因为“LP 速度慢”就放松要求。2.3 共模电压的稳定性对 LP RX 的影响比想象中大LP 模式虽然是单端信号但 P 和 N 的共模电压仍然会影响接收器的判决。如果共模电压偏离接收器的设计中心单端比较器的门限就会相对偏移导致 LP 状态判决出错。共模电压的漂移可能来自发送侧的驱动器不对称、通道上的共模噪声、或者接收侧偏置电路的不匹配。在 FPGA 实现 MIPI 时因为 IO 标准需要自己选共模电压往往需要外部电阻分压或偏置网络来设定如果电阻精度不够或者温漂太大LP RX 的稳定性就会大打折扣。一个实用的检查方法是在 LP 空闲态LP-11下用高带宽示波器测量 P 和 N 对地的直流电压确认两者都在接收器规定的共模范围内并且 P 和 N 的差值足够小。如果发现共模电压偏离先检查发送侧驱动器的配置再检查接收侧的偏置网络。有些 FPGA 的 MIPI 参考设计里会给出推荐的偏置电阻值但实际使用时需要根据供电和 IO 标准重新计算不能直接照搬。3. FPGA 实现 MIPI LP RX 的坑从 IO 标准到状态机设计3.1 FPGA 的 IO 标准选型直接决定 LP RX 能不能正常工作用 FPGA 实现 MIPI 收发时LP RX 的 IO 标准选型是一个绕不开的问题。MIPI D-PHY 的 LP 信号是 1.2V 左右的单端电平而 FPGA 的 IO Bank 供电通常是 1.8V、2.5V 或 3.3V。如果直接把 LP 信号接到普通 LVCMOS IO 上要么电平不匹配要么输入门限不对。常见的做法是使用支持 1.2V 的 IO 标准比如某些 FPGA 的 HSTL 或 SSTL 变体或者通过外部电平转换电路。但这里有一个陷阱电平转换电路会引入额外的延迟和寄生参数影响 LP 状态跳变的时序。如果电平转换器的传播延迟太大LP-10 到 LP-00 的跳变在接收侧就会被延迟可能导致 HS 进入窗口错过。我在一个紫光同创 FPGA 驱动 MIPI 的项目里最初用了分立 MOS 做电平转换结果 LP 命令的误码率很高后来换成专用的电平转换芯片并且把走线尽量缩短问题才解决。所以选型时不能只看电平匹配还要看延迟、通道间 skew 和供电范围。3.2 LP RX 状态机的去抖和滤波参数需要根据实际通道调整FPGA 实现 LP RX 时状态机通常需要对输入信号做去抖和滤波以滤除毛刺和噪声。但去抖窗口设多大是一个需要权衡的问题。设得太小噪声会导致状态误判设得太大又会引入额外的延迟影响 HS 进入和退出的时序。协议里对 LP 状态的最小保持时间有规定去抖窗口必须小于这个最小保持时间否则就会把合法的状态跳变滤掉。我的经验是先根据协议的最小保持时间算出理论上限然后在这个上限的 30% 到 50% 之间取一个值作为初始去抖窗口再根据实际通道的噪声情况微调。如果通道噪声很大可以适当增大去抖窗口但要同步检查 HS 进入和退出的时序余量。另外去抖滤波器的时钟频率也很关键通常需要是 LP 状态跳变频率的 5 到 10 倍以上才能保证采样精度。如果 FPGA 的参考时钟不够高可以考虑用 DDR 采样或者专用的高速比较器。3.3 HS 和 LP 的切换点是最容易出问题的地方FPGA 实现 MIPI 时HS 和 LP 的切换点往往是调试的重灾区。因为 HS 和 LP 的接收通路在 FPGA 内部可能是分开的切换时需要确保两边的状态同步。如果 LP RX 状态机认为已经进入 HS 模式但 HS 接收通路还没准备好就会丢失 HS 同步头反过来如果 HS 接收通路已经退出但 LP RX 状态机还没恢复就会错过后续的 LP 命令。解决这个问题的关键是设计一个清晰的切换握手逻辑。我的做法是在 LP RX 状态机里增加一个“HS 请求确认”状态只有当 HS 接收通路报告“已锁定”后才真正把总线控制权交出去。同样HS 退出时先让 HS 接收通路报告“已释放”再让 LP RX 状态机恢复空闲态监测。这个握手逻辑会增加一点延迟但能大幅降低切换错误率。在 RK3588 这类 SoC 上PHY 硬核通常已经处理了这些细节但在 FPGA 上这些逻辑都需要自己写所以更要注意。4. 从实际案例看 LP RX 问题的排查链路4.1 案例一MIPI 屏横向花屏问题出在 LP 命令的保持时间有一个项目用的是 ST7701S 驱动的 MIPI 屏现象是上电后屏幕能亮但画面横向花屏像是行同步错位。一开始怀疑是 HS 数据速率或时序参数不对调了很久没有改善。后来用示波器抓 LP 命令波形发现主控发送的 LP-10 到 LP-00 的保持时间比屏端手册要求的最小值短了大约 20%。屏端的 LP RX 在这么短的保持时间内无法完成状态判决导致部分初始化命令被误读屏内部的 Timing 参数没有正确配置最终表现为横向花屏。把 LP 保持时间加长到手册要求的两倍后花屏消失。这个案例说明LP RX 的问题不一定表现为“完全没反应”也可能表现为“部分功能异常”。排查时不能只盯着 HS 数据LP 命令的时序同样重要。后来我在这个项目里养成了一个习惯每次调试新屏先用示波器把 LP 初始化命令的时序全部量一遍确认保持时间、跳变顺序和电平都符合屏端手册再去看 HS 数据。4.2 案例二FPGA 驱动 MIPI 时 LP RX 偶发误判根源是参考地不完整另一个项目是用 FPGA 驱动 MIPI 液晶屏批量生产后发现大约 3% 的板子会出现偶发的 LP 命令丢失表现为屏幕偶尔闪一下或者初始化失败。因为是个案一开始怀疑是焊接或连接器问题但换了连接器后仍然存在。后来用近场探头扫描 PCB发现 LP 走线经过了一个电源平面的分割区参考地不连续。LP 信号在跨越分割区时回流路径被切断导致信号边沿出现明显的振铃LP RX 在振铃期间误判了状态。重新设计 PCB把 LP 走线下面的参考地铺完整并且在分割区附近增加缝合电容后问题彻底解决。这个案例给我的教训是LP 信号虽然速度不快但对参考地的完整性非常敏感。在 Layout 阶段LP 走线应该和 HS 走线一样受到重视不能因为“LP 是低速信号”就随意走线。特别是当 LP 和 HS 共用连接器时连接器的地引脚分配也要仔细规划确保 LP 的回流路径最短。4.3 案例三RK3588 输入 1080i 信号时 LP RX 握手异常最终定位到时钟配置还有一个项目是用 RK3588 的 MIPI 输入接口接收 1080i 信号现象是信号源和接收端偶尔无法握手需要重新插拔才能恢复。排查时先确认了信号源的 LP 时序和电平都符合规范然后检查 RK3588 的 MIPI 配置发现 LP RX 的时钟配置和信号源的 LP 状态跳变速率不匹配。RK3588 的 MIPI PHY 内部有一个 LP 状态采样时钟如果这个时钟频率设置不当就会在 LP 状态跳变时出现采样窗口偏移导致握手失败。调整 LP 采样时钟的分频参数后握手稳定性大幅提升。这个案例说明即使是 SoC 内置的 MIPI PHYLP RX 的相关配置也不能完全依赖默认值。不同信号源的 LP 时序可能有差异需要根据实际情况调整采样时钟、去抖参数和门限配置。RK3588 的 MIPI 配置通常通过设备树或寄存器设置调试时需要结合示波器波形和寄存器状态一起分析。5. LP RX 调试的实用工具链与操作步骤5.1 示波器抓 LP 状态跳变探头选择和触发设置很关键调试 LP RX 时示波器是最常用的工具但怎么抓、抓哪里有很多讲究。首先探头要选高带宽、低电容的差分探头或单端探头。LP 信号是单端的但 P 和 N 需要同时观察所以最好用两个单端探头分别接 P 和 N或者用一个差分探头看差分成分再用单端探头看共模。探头的接地线要尽量短避免引入额外的电感影响 LP 信号的边沿测量。触发设置方面LP 状态跳变通常发生在 HS 传输的前后所以可以用 HS 时钟或 HS 数据作为触发源然后观察 LP 信号在触发前后的变化。如果只想看 LP 空闲态到 HS 请求的跳变可以把触发条件设为 LP-11 到 LP-10 的下降沿或上升沿。触发模式建议用 Normal 或 Single避免 Auto 模式漏掉偶发事件。测量时重点关注几个参数LP-11 的高电平电压、LP-00 的低电平电压、LP-10 和 LP-01 的中间电平、状态跳变的上升/下降时间、以及各状态之间的保持时间。5.2 用协议分析仪解码 LP 命令省去手动翻译的麻烦如果条件允许用 MIPI 协议分析仪可以大幅提高调试效率。协议分析仪能直接解码 LP 命令和 HS 数据显示命令内容、时序参数和错误标志。选择协议分析仪时要注意它是否支持你用的 MIPI 版本和 lane 数量以及是否支持 LP 模式的完整解码。有些低端分析仪只支持 HS 解码对 LP 模式的支持很有限买之前一定要确认。使用协议分析仪时建议先把触发条件设为 LP 命令的特定模式比如 Sleep Out 或 Display On然后观察命令是否被正确发送和接收。如果分析仪显示命令发送正常但接收端没有响应问题可能在接收端的 LP RX 或后续处理逻辑如果分析仪显示命令本身就发送错误问题就在发送端的 LP TX 配置。协议分析仪还能测量 LP 状态的保持时间和示波器测量结果互相印证。5.3 从寄存器状态反推 LP RX 问题SoC 和 FPGA 的不同思路对于 SoC 内置的 MIPI PHY很多 LP RX 的状态和错误信息会反映在寄存器里。比如 RK3588 的 MIPI 控制器就有 LP 状态错误计数、HS 同步丢失计数等寄存器。调试时可以先读这些寄存器看看有没有 LP 状态误判或 HS 切换失败的记录。如果寄存器显示 LP 错误计数在增加就可以重点检查 LP 信号的电气特性和时序。对于 FPGA 实现寄存器状态取决于你自己的设计。建议在 LP RX 状态机里增加一些调试计数器比如 LP 状态跳变次数、去抖滤波触发次数、HS 进入/退出握手失败次数等。这些计数器可以通过 FPGA 的调试接口读出来帮助你判断问题出在 LP 接收、HS 接收还是切换逻辑。我通常会在第一版 FPGA 设计里就把这些调试计数器加上虽然会占用一点资源但调试时能省很多时间。6. LP RX 与 HS RX 的协同设计避免“各自为政”6.1 终端电阻和偏置网络的共享问题在 MIPI D-PHY 里LP 和 HS 共用同一对差分线所以终端电阻和偏置网络也是共享的。HS 模式需要差分终端电阻来匹配通道阻抗通常是 100 欧姆差分LP 模式则需要高输入阻抗避免加载发送侧的 LP 驱动器。如果终端电阻在 LP 模式下没有正确断开或切换就会导致 LP 信号摆幅下降接收器可能无法正确判决。有些 PHY 芯片内部集成了可切换的终端电阻在 LP 模式下自动断开在 HS 模式下自动接入。但在 FPGA 实现时这个切换逻辑需要自己设计。常见做法是用模拟开关或 MOSFET 来控制终端电阻的接入和断开切换信号由 LP RX 状态机或 HS 检测电路提供。设计时要注意切换的时序确保在 HS 进入之前终端电阻已经接入在 HS 退出之后终端电阻已经断开避免在切换过程中产生信号完整性问题。6.2 共模偏置在 LP 和 HS 之间的切换HS 模式需要特定的共模电压通常是 200mV 左右LP 模式的共模电压则接近供电电压。如果共模偏置电路在 LP 和 HS 之间切换不及时就会导致 HS 进入时共模电压还没建立或者 HS 退出后共模电压还没恢复影响 LP RX 的状态判决。在 FPGA 实现时共模偏置通常由外部电阻网络提供切换可以通过控制电阻网络的接入点来实现。我的经验是共模偏置的切换时间要尽量短并且要在 LP RX 状态机里增加一个“共模稳定”等待状态确保共模电压建立后再进行下一步操作。这个等待时间可以根据 RC 时间常数来估算通常需要几个纳秒到几十个纳秒。如果等待时间太长会影响总线利用率如果太短又可能导致 HS 进入失败。实际调试时可以用示波器观察共模电压的建立过程找到合适的等待时间。6.3 调试时如何区分是 LP RX 问题还是 HS RX 问题当 MIPI 链路出现问题时第一步是判断问题出在 LP 还是 HS。一个简单的方法是看现象如果屏幕完全不亮或者初始化命令没有响应问题很可能在 LP RX如果屏幕能亮但画面异常比如花屏、闪烁、颜色错误问题可能在 HS RX 或 LP 命令的部分配置。另一个方法是用示波器看 LP 和 HS 的关键节点如果 LP 状态跳变正常但 HS 数据眼图很差问题在 HS如果 LP 状态跳变本身就异常问题在 LP。还有一种情况是 LP 和 HS 都正常但切换时出问题。这种问题的现象通常是“偶尔能通偶尔不通”或者“重新插拔后能通”。排查时可以用协议分析仪看切换点的时序确认 LP 到 HS 的进入序列和 HS 到 LP 的退出序列是否符合协议要求。如果切换时序有问题就需要调整 LP RX 状态机的去抖参数、HS 检测电路的响应时间或者发送侧的 LP 时序配置。7. 一些实战中总结的 LP RX 检查清单与经验参数7.1 上电初始化阶段的 LP RX 检查项每次调试新的 MIPI 链路我会按下面的清单过一遍 LP RX 相关的检查项。这个清单不是协议要求的而是从实际踩坑中总结出来的能覆盖大部分常见问题。检查项正常表现常见异常排查手段LP-11 空闲电平P/N 均为高差值小电平偏低或差值大示波器测直流电压LP-10 到 LP-00 保持时间大于协议和屏端手册最小值保持时间不足示波器测跳变间隔LP 状态跳变顺序符合 LP-11→LP-10→LP-00顺序错乱或跳变过快协议分析仪解码共模电压在接收器规定范围内偏离中心值示波器测 P/N 对地电压参考地完整性回流路径连续跨分割区或过孔过多近场探头扫描终端电阻切换LP 时断开HS 时接入切换不及时或不彻底测阻抗或看眼图这个清单里的每一项我都遇到过实际问题尤其是保持时间和参考地完整性这两项出问题的概率最高。建议在 PCB 打样回来后先不急着上电跑功能而是先用示波器和万用表把这些静态参数测一遍确认无误后再进行动态调试。7.2 LP RX 相关参数的推荐初始值虽然协议和芯片手册会给出参数范围但实际调试时需要一个起点。下面这些值是我在多个项目中总结的初始值可以根据具体情况调整。注意这些值不是协议规定值而是基于常见实践的推荐值。LP 状态去抖窗口协议最小保持时间的 30% 到 50%通常 10ns 到 50ns。LP 采样时钟频率LP 状态跳变频率的 5 到 10 倍通常 100MHz 到 500MHz。HS 进入等待时间共模建立时间的 1.5 到 2 倍通常 20ns 到 100ns。HS 退出检测延迟HS 数据结束后 10ns 到 50ns。LP 终端断开时间HS 进入前至少 10ns 断开。共模偏置稳定时间RC 时间常数的 3 到 5 倍。这些值在实际使用时需要根据通道长度、连接器类型、供电电压和温度范围进行微调。比如通道较长时去抖窗口可以适当增大供电电压较低时共模建立时间可能需要加长。调试时建议先用推荐值跑通然后再做余量测试确认在高低温、不同批次板子上都能稳定工作。7.3 从 LP RX 角度预防 MIPI 链路问题的设计建议最后分享几条从 LP RX 角度出发的设计建议这些建议在项目前期做对了能省掉后期大量的调试时间。第一LP 走线要和 HS 走线同等对待尽量短、直、参考地完整避免跨分割区。第二LP 和 HS 的终端切换电路要仔细设计确保切换时序和信号完整性。第三在 FPGA 或 SoC 配置里预留 LP RX 相关的调试寄存器和计数器方便后期排查。第四PCB 上预留 LP 信号的测试点最好能同时测 P 和 N方便用示波器观察。第五连接器的地引脚要足够多并且尽量靠近 LP 信号引脚缩短回流路径。这些建议看起来都是细节但 MIPI 链路的稳定性往往就是被这些细节决定的。我见过太多项目在功能调试阶段反复折腾最后发现是 Layout 阶段的一个小疏忽。与其后期花时间飞线、割线、换连接器不如前期多花一点时间把 LP RX 相关的设计做扎实。LP 模式虽然叫“低功耗”但它在链路初始化、模式切换和命令传输中的作用一点都不低值得认真对待。
MIPI LP RX 这个方向乍一看像是协议文档里一个不起眼的低功耗状态但真正在调试 MIPI 屏、CSI 摄像头或者 FPGA 收发链路时LPLow Power接收侧往往是决定“能不能点亮”“会不会花屏”“信号稳不稳”的关键一环。我接触过的项目里从 ST7701S 这类 MIPI 液晶屏的横向花屏到 RK3588 输入 1080i 信号时的握手异常再到紫光同创 FPGA 驱动 MIPI 的时序收敛问题最后追根溯源很多都落在 LP RX 的电气特性、状态机切换和时序余量上。这篇内容不打算复述协议手册而是把 LP RX 拆成几个实际调试中绕不开的层面它到底在传什么、物理层怎么判、协议层怎么切、FPGA 或 SoC 侧怎么配、出了问题怎么查。适合正在调 MIPI 屏、做 MIPI 接口集成、或者用 FPGA 实现 MIPI 收发链路的工程师参考也适合想从“能通”进阶到“稳定通”的嵌入式工业设备开发者。1. MIPI LP RX 到底在接收什么从物理层到协议层的完整链路1.1 LP 模式不是“低速版 HS”而是另一套电气与状态体系很多人第一次接触 MIPI 的 LP 模式会下意识把它理解成 HSHigh Speed的降速版本。这个理解偏差会直接导致调试时抓错重点。MIPI D-PHY 的 LP 模式和 HS 模式在电气层面是两套并行的体系HS 用的是差分小摆幅、低共模、终端匹配的电流型传输LP 则是单端、大摆幅、高阻抗的电压型传输。LP RX 接收的不是“慢一点的差分信号”而是每一根线相对参考地的单端电平状态。具体来说LP 模式下每条 lane 的 P 和 N 是独立驱动的接收侧通过比较 P/N 各自的电压门限来判断当前处于 LP-00、LP-01、LP-10 还是 LP-11 四种状态。这四种状态组合起来构成了 MIPI 的 LP 状态机LP-11 是空闲态Stop StateLP-10 是 HS 请求HS-RqstLP-00 是 HS 进入HS-EntryLP-01 是 HS 退出HS-ExitLP-00 还可以继续组合出 Escape 模式的各种入口。LP RX 的核心任务就是准确识别这些状态跳变并在正确的时刻把控制权交给 HS 接收通路或者从 HS 接收通路收回控制权。这里有一个容易被忽略的点LP 状态的判决不是看某一根线的绝对电压而是看 P 和 N 的相对关系。比如 LP-11 要求 P 和 N 都处于高电平LP-00 要求 P 和 N 都处于低电平LP-01 是 P 低 N 高LP-10 是 P 高 N 低。接收侧的 LP 接收器通常包含一个差分比较器和两个单端比较器差分比较器用于 HS 和 LP 的切换检测单端比较器用于 LP 状态解码。如果单端比较器的门限设置不合理或者 P/N 之间的 skew 太大就会出现状态误判表现为“明明发了 HS 请求接收侧却认为还在空闲态”或者“HS 退出后 LP 状态恢复不对导致下一帧无法启动”。1.2 LP RX 在 D-PHY 状态机中的位置谁在什么时候接管总线要理解 LP RX必须把它放回 D-PHY 的完整状态机里看。一条 MIPI lane 的生命周期大致是这样的上电或复位后收发双方都处于 LP-11 空闲态发送侧要发起 HS 传输时先把 lane 从 LP-11 拉到 LP-10保持一段时间再拉到 LP-00然后进入 HS 传输HS 传输结束后发送侧先回到 LP-00再经过 LP-10 或 LP-01 回到 LP-11。接收侧的 LP RX 必须在这个序列的每一个节点上做出正确响应。这里的关键是“保持时间”和“顺序”。LP-10 到 LP-00 的跳变不是随便什么时候都可以发生的协议里规定了最小保持时间接收侧也有相应的滤波和去抖要求。如果发送侧跳得太快接收侧的 LP 接收器可能还没完成状态更新就已经错过了 HS 进入窗口如果跳得太慢又会影响总线利用率。实际调试中我见过因为 LP 状态切换时间配置不当导致 MIPI 屏初始化命令发不下去的情况表现就是屏幕完全不亮但用示波器看 HS 数据又好像有波形。另一个容易踩坑的地方是 LP RX 在 HS 传输期间的角色。HS 传输时LP 接收器并不是完全关闭的它仍然在监测 lane 上的共模电平以便在 HS 传输结束时及时检测到 HS-Exit 序列。如果 LP 接收器的共模检测门限和 HS 驱动器的共模输出不匹配就会出现“HS 数据传完了但 LP RX 没检测到退出信号”结果就是总线卡在 HS 状态后续的 LP 命令发不进去。这种问题在 FPGA 实现 MIPI 时尤其常见因为 FPGA 的 IO 标准、终端电阻和外部偏置电路都需要自己设计不像专用 SoC 那样有成熟的 PHY 硬核。1.3 从 LP RX 视角看 MIPI 屏初始化为什么第一条命令总是最容易失败MIPI 液晶屏的初始化流程本质上是一连串 LP 命令和 HS 数据的交替。以 ST770S 这类常见驱动 IC 为例上电后主控需要先通过 LP 模式发送 Sleep Out、Display On 等命令然后才能进入 HS 模式传输像素数据。LP RX 在屏端的作用就是正确接收这些初始化命令。如果屏端的 LP RX 没有准备好或者主控端的 LP TX 时序不满足屏端要求第一条命令就会失败后续所有操作都无从谈起。实际项目中MIPI 屏“没信号”或“横向花屏”的问题有很大一部分可以追溯到 LP 初始化阶段。横向花屏通常意味着 HS 数据通道已经部分工作但行同步或帧同步出了问题而这些问题往往又和 LP 模式下的控制命令配置有关。比如某些屏的 Timing 参数需要通过 LP 命令写入如果 LP RX 误判了命令内容屏内部的 Timing 发生器就会用错误的参数工作表现出来就是画面横向撕裂或偏移。调试这类问题时我通常会先用示波器同时抓 LP 和 HS 的关键节点确认 LP 命令是否被正确接收再去看 HS 数据眼图而不是一上来就调 HS 均衡。2. LP RX 的电气门限与信号完整性那些协议手册不会告诉你的细节2.1 LP 接收器的门限电压不是固定值而是和供电、工艺、温度都相关协议里给出的 LP 门限电压是一个范围比如 LP 高电平门限和 LP 低电平门限都有最小值和最大值。很多工程师在设计或调试时会直接取典型值来算结果在批量生产或高低温测试时出现偶发失败。LP 接收器的输入门限实际上受供电电压、芯片工艺角和结温的共同影响。比如在低温下某些工艺的 LP 接收器门限会偏高如果发送侧的 LP 高电平刚好在门限附近就会出现状态判决不稳定。更麻烦的是LP 信号的摆幅通常比 HS 大得多很多人会觉得“摆幅大就更抗干扰”从而忽略了对 LP 信号质量的关注。但实际上LP 信号是单端传输参考地的不完整、走线之间的串扰、连接器的阻抗突变都会直接反映在 LP 接收器的输入上。我遇到过一块板子HS 数据眼图很好但 LP 命令就是偶尔丢最后查出来是 LP 走线经过了一个电源分割区参考地不连续导致 LP 电平在跳变时出现振铃接收器在振铃期间误判了状态。2.2 用 S 参数看 MIPI 通道时LP 频段往往被忽略现在很多团队在做 MIPI 通道评估时会去提取通道的 S 参数看插入损耗、回波损耗和串扰。但大多数 S 参数仿真和测量都集中在 HS 频段比如几百 MHz 到几 GHzLP 频段通常几十 MHz 以下往往被一笔带过。这是一个很大的盲区。LP 信号的频谱主要集中在低频但它的边沿包含丰富的高频成分如果通道在低频段的回波损耗很差LP 信号的边沿就会变缓接收器可能无法在规定的窗口内完成状态判决。更实际的问题是LP 和 HS 共用同一对差分线LP 接收器和 HS 接收器在物理上是并联的。HS 接收器的输入电容、终端电阻的寄生参数都会影响 LP 信号的完整性。如果 PCB 走线在 LP 频段呈现明显的感性或容性LP 状态跳变时就会产生过冲或下冲严重时甚至会把 LP-11 误判成 LP-10。我的经验是在 Layout 阶段就要把 LP 走线当成敏感信号来处理尽量短、尽量直、参考地尽量完整不要因为“LP 速度慢”就放松要求。2.3 共模电压的稳定性对 LP RX 的影响比想象中大LP 模式虽然是单端信号但 P 和 N 的共模电压仍然会影响接收器的判决。如果共模电压偏离接收器的设计中心单端比较器的门限就会相对偏移导致 LP 状态判决出错。共模电压的漂移可能来自发送侧的驱动器不对称、通道上的共模噪声、或者接收侧偏置电路的不匹配。在 FPGA 实现 MIPI 时因为 IO 标准需要自己选共模电压往往需要外部电阻分压或偏置网络来设定如果电阻精度不够或者温漂太大LP RX 的稳定性就会大打折扣。一个实用的检查方法是在 LP 空闲态LP-11下用高带宽示波器测量 P 和 N 对地的直流电压确认两者都在接收器规定的共模范围内并且 P 和 N 的差值足够小。如果发现共模电压偏离先检查发送侧驱动器的配置再检查接收侧的偏置网络。有些 FPGA 的 MIPI 参考设计里会给出推荐的偏置电阻值但实际使用时需要根据供电和 IO 标准重新计算不能直接照搬。3. FPGA 实现 MIPI LP RX 的坑从 IO 标准到状态机设计3.1 FPGA 的 IO 标准选型直接决定 LP RX 能不能正常工作用 FPGA 实现 MIPI 收发时LP RX 的 IO 标准选型是一个绕不开的问题。MIPI D-PHY 的 LP 信号是 1.2V 左右的单端电平而 FPGA 的 IO Bank 供电通常是 1.8V、2.5V 或 3.3V。如果直接把 LP 信号接到普通 LVCMOS IO 上要么电平不匹配要么输入门限不对。常见的做法是使用支持 1.2V 的 IO 标准比如某些 FPGA 的 HSTL 或 SSTL 变体或者通过外部电平转换电路。但这里有一个陷阱电平转换电路会引入额外的延迟和寄生参数影响 LP 状态跳变的时序。如果电平转换器的传播延迟太大LP-10 到 LP-00 的跳变在接收侧就会被延迟可能导致 HS 进入窗口错过。我在一个紫光同创 FPGA 驱动 MIPI 的项目里最初用了分立 MOS 做电平转换结果 LP 命令的误码率很高后来换成专用的电平转换芯片并且把走线尽量缩短问题才解决。所以选型时不能只看电平匹配还要看延迟、通道间 skew 和供电范围。3.2 LP RX 状态机的去抖和滤波参数需要根据实际通道调整FPGA 实现 LP RX 时状态机通常需要对输入信号做去抖和滤波以滤除毛刺和噪声。但去抖窗口设多大是一个需要权衡的问题。设得太小噪声会导致状态误判设得太大又会引入额外的延迟影响 HS 进入和退出的时序。协议里对 LP 状态的最小保持时间有规定去抖窗口必须小于这个最小保持时间否则就会把合法的状态跳变滤掉。我的经验是先根据协议的最小保持时间算出理论上限然后在这个上限的 30% 到 50% 之间取一个值作为初始去抖窗口再根据实际通道的噪声情况微调。如果通道噪声很大可以适当增大去抖窗口但要同步检查 HS 进入和退出的时序余量。另外去抖滤波器的时钟频率也很关键通常需要是 LP 状态跳变频率的 5 到 10 倍以上才能保证采样精度。如果 FPGA 的参考时钟不够高可以考虑用 DDR 采样或者专用的高速比较器。3.3 HS 和 LP 的切换点是最容易出问题的地方FPGA 实现 MIPI 时HS 和 LP 的切换点往往是调试的重灾区。因为 HS 和 LP 的接收通路在 FPGA 内部可能是分开的切换时需要确保两边的状态同步。如果 LP RX 状态机认为已经进入 HS 模式但 HS 接收通路还没准备好就会丢失 HS 同步头反过来如果 HS 接收通路已经退出但 LP RX 状态机还没恢复就会错过后续的 LP 命令。解决这个问题的关键是设计一个清晰的切换握手逻辑。我的做法是在 LP RX 状态机里增加一个“HS 请求确认”状态只有当 HS 接收通路报告“已锁定”后才真正把总线控制权交出去。同样HS 退出时先让 HS 接收通路报告“已释放”再让 LP RX 状态机恢复空闲态监测。这个握手逻辑会增加一点延迟但能大幅降低切换错误率。在 RK3588 这类 SoC 上PHY 硬核通常已经处理了这些细节但在 FPGA 上这些逻辑都需要自己写所以更要注意。4. 从实际案例看 LP RX 问题的排查链路4.1 案例一MIPI 屏横向花屏问题出在 LP 命令的保持时间有一个项目用的是 ST7701S 驱动的 MIPI 屏现象是上电后屏幕能亮但画面横向花屏像是行同步错位。一开始怀疑是 HS 数据速率或时序参数不对调了很久没有改善。后来用示波器抓 LP 命令波形发现主控发送的 LP-10 到 LP-00 的保持时间比屏端手册要求的最小值短了大约 20%。屏端的 LP RX 在这么短的保持时间内无法完成状态判决导致部分初始化命令被误读屏内部的 Timing 参数没有正确配置最终表现为横向花屏。把 LP 保持时间加长到手册要求的两倍后花屏消失。这个案例说明LP RX 的问题不一定表现为“完全没反应”也可能表现为“部分功能异常”。排查时不能只盯着 HS 数据LP 命令的时序同样重要。后来我在这个项目里养成了一个习惯每次调试新屏先用示波器把 LP 初始化命令的时序全部量一遍确认保持时间、跳变顺序和电平都符合屏端手册再去看 HS 数据。4.2 案例二FPGA 驱动 MIPI 时 LP RX 偶发误判根源是参考地不完整另一个项目是用 FPGA 驱动 MIPI 液晶屏批量生产后发现大约 3% 的板子会出现偶发的 LP 命令丢失表现为屏幕偶尔闪一下或者初始化失败。因为是个案一开始怀疑是焊接或连接器问题但换了连接器后仍然存在。后来用近场探头扫描 PCB发现 LP 走线经过了一个电源平面的分割区参考地不连续。LP 信号在跨越分割区时回流路径被切断导致信号边沿出现明显的振铃LP RX 在振铃期间误判了状态。重新设计 PCB把 LP 走线下面的参考地铺完整并且在分割区附近增加缝合电容后问题彻底解决。这个案例给我的教训是LP 信号虽然速度不快但对参考地的完整性非常敏感。在 Layout 阶段LP 走线应该和 HS 走线一样受到重视不能因为“LP 是低速信号”就随意走线。特别是当 LP 和 HS 共用连接器时连接器的地引脚分配也要仔细规划确保 LP 的回流路径最短。4.3 案例三RK3588 输入 1080i 信号时 LP RX 握手异常最终定位到时钟配置还有一个项目是用 RK3588 的 MIPI 输入接口接收 1080i 信号现象是信号源和接收端偶尔无法握手需要重新插拔才能恢复。排查时先确认了信号源的 LP 时序和电平都符合规范然后检查 RK3588 的 MIPI 配置发现 LP RX 的时钟配置和信号源的 LP 状态跳变速率不匹配。RK3588 的 MIPI PHY 内部有一个 LP 状态采样时钟如果这个时钟频率设置不当就会在 LP 状态跳变时出现采样窗口偏移导致握手失败。调整 LP 采样时钟的分频参数后握手稳定性大幅提升。这个案例说明即使是 SoC 内置的 MIPI PHYLP RX 的相关配置也不能完全依赖默认值。不同信号源的 LP 时序可能有差异需要根据实际情况调整采样时钟、去抖参数和门限配置。RK3588 的 MIPI 配置通常通过设备树或寄存器设置调试时需要结合示波器波形和寄存器状态一起分析。5. LP RX 调试的实用工具链与操作步骤5.1 示波器抓 LP 状态跳变探头选择和触发设置很关键调试 LP RX 时示波器是最常用的工具但怎么抓、抓哪里有很多讲究。首先探头要选高带宽、低电容的差分探头或单端探头。LP 信号是单端的但 P 和 N 需要同时观察所以最好用两个单端探头分别接 P 和 N或者用一个差分探头看差分成分再用单端探头看共模。探头的接地线要尽量短避免引入额外的电感影响 LP 信号的边沿测量。触发设置方面LP 状态跳变通常发生在 HS 传输的前后所以可以用 HS 时钟或 HS 数据作为触发源然后观察 LP 信号在触发前后的变化。如果只想看 LP 空闲态到 HS 请求的跳变可以把触发条件设为 LP-11 到 LP-10 的下降沿或上升沿。触发模式建议用 Normal 或 Single避免 Auto 模式漏掉偶发事件。测量时重点关注几个参数LP-11 的高电平电压、LP-00 的低电平电压、LP-10 和 LP-01 的中间电平、状态跳变的上升/下降时间、以及各状态之间的保持时间。5.2 用协议分析仪解码 LP 命令省去手动翻译的麻烦如果条件允许用 MIPI 协议分析仪可以大幅提高调试效率。协议分析仪能直接解码 LP 命令和 HS 数据显示命令内容、时序参数和错误标志。选择协议分析仪时要注意它是否支持你用的 MIPI 版本和 lane 数量以及是否支持 LP 模式的完整解码。有些低端分析仪只支持 HS 解码对 LP 模式的支持很有限买之前一定要确认。使用协议分析仪时建议先把触发条件设为 LP 命令的特定模式比如 Sleep Out 或 Display On然后观察命令是否被正确发送和接收。如果分析仪显示命令发送正常但接收端没有响应问题可能在接收端的 LP RX 或后续处理逻辑如果分析仪显示命令本身就发送错误问题就在发送端的 LP TX 配置。协议分析仪还能测量 LP 状态的保持时间和示波器测量结果互相印证。5.3 从寄存器状态反推 LP RX 问题SoC 和 FPGA 的不同思路对于 SoC 内置的 MIPI PHY很多 LP RX 的状态和错误信息会反映在寄存器里。比如 RK3588 的 MIPI 控制器就有 LP 状态错误计数、HS 同步丢失计数等寄存器。调试时可以先读这些寄存器看看有没有 LP 状态误判或 HS 切换失败的记录。如果寄存器显示 LP 错误计数在增加就可以重点检查 LP 信号的电气特性和时序。对于 FPGA 实现寄存器状态取决于你自己的设计。建议在 LP RX 状态机里增加一些调试计数器比如 LP 状态跳变次数、去抖滤波触发次数、HS 进入/退出握手失败次数等。这些计数器可以通过 FPGA 的调试接口读出来帮助你判断问题出在 LP 接收、HS 接收还是切换逻辑。我通常会在第一版 FPGA 设计里就把这些调试计数器加上虽然会占用一点资源但调试时能省很多时间。6. LP RX 与 HS RX 的协同设计避免“各自为政”6.1 终端电阻和偏置网络的共享问题在 MIPI D-PHY 里LP 和 HS 共用同一对差分线所以终端电阻和偏置网络也是共享的。HS 模式需要差分终端电阻来匹配通道阻抗通常是 100 欧姆差分LP 模式则需要高输入阻抗避免加载发送侧的 LP 驱动器。如果终端电阻在 LP 模式下没有正确断开或切换就会导致 LP 信号摆幅下降接收器可能无法正确判决。有些 PHY 芯片内部集成了可切换的终端电阻在 LP 模式下自动断开在 HS 模式下自动接入。但在 FPGA 实现时这个切换逻辑需要自己设计。常见做法是用模拟开关或 MOSFET 来控制终端电阻的接入和断开切换信号由 LP RX 状态机或 HS 检测电路提供。设计时要注意切换的时序确保在 HS 进入之前终端电阻已经接入在 HS 退出之后终端电阻已经断开避免在切换过程中产生信号完整性问题。6.2 共模偏置在 LP 和 HS 之间的切换HS 模式需要特定的共模电压通常是 200mV 左右LP 模式的共模电压则接近供电电压。如果共模偏置电路在 LP 和 HS 之间切换不及时就会导致 HS 进入时共模电压还没建立或者 HS 退出后共模电压还没恢复影响 LP RX 的状态判决。在 FPGA 实现时共模偏置通常由外部电阻网络提供切换可以通过控制电阻网络的接入点来实现。我的经验是共模偏置的切换时间要尽量短并且要在 LP RX 状态机里增加一个“共模稳定”等待状态确保共模电压建立后再进行下一步操作。这个等待时间可以根据 RC 时间常数来估算通常需要几个纳秒到几十个纳秒。如果等待时间太长会影响总线利用率如果太短又可能导致 HS 进入失败。实际调试时可以用示波器观察共模电压的建立过程找到合适的等待时间。6.3 调试时如何区分是 LP RX 问题还是 HS RX 问题当 MIPI 链路出现问题时第一步是判断问题出在 LP 还是 HS。一个简单的方法是看现象如果屏幕完全不亮或者初始化命令没有响应问题很可能在 LP RX如果屏幕能亮但画面异常比如花屏、闪烁、颜色错误问题可能在 HS RX 或 LP 命令的部分配置。另一个方法是用示波器看 LP 和 HS 的关键节点如果 LP 状态跳变正常但 HS 数据眼图很差问题在 HS如果 LP 状态跳变本身就异常问题在 LP。还有一种情况是 LP 和 HS 都正常但切换时出问题。这种问题的现象通常是“偶尔能通偶尔不通”或者“重新插拔后能通”。排查时可以用协议分析仪看切换点的时序确认 LP 到 HS 的进入序列和 HS 到 LP 的退出序列是否符合协议要求。如果切换时序有问题就需要调整 LP RX 状态机的去抖参数、HS 检测电路的响应时间或者发送侧的 LP 时序配置。7. 一些实战中总结的 LP RX 检查清单与经验参数7.1 上电初始化阶段的 LP RX 检查项每次调试新的 MIPI 链路我会按下面的清单过一遍 LP RX 相关的检查项。这个清单不是协议要求的而是从实际踩坑中总结出来的能覆盖大部分常见问题。检查项正常表现常见异常排查手段LP-11 空闲电平P/N 均为高差值小电平偏低或差值大示波器测直流电压LP-10 到 LP-00 保持时间大于协议和屏端手册最小值保持时间不足示波器测跳变间隔LP 状态跳变顺序符合 LP-11→LP-10→LP-00顺序错乱或跳变过快协议分析仪解码共模电压在接收器规定范围内偏离中心值示波器测 P/N 对地电压参考地完整性回流路径连续跨分割区或过孔过多近场探头扫描终端电阻切换LP 时断开HS 时接入切换不及时或不彻底测阻抗或看眼图这个清单里的每一项我都遇到过实际问题尤其是保持时间和参考地完整性这两项出问题的概率最高。建议在 PCB 打样回来后先不急着上电跑功能而是先用示波器和万用表把这些静态参数测一遍确认无误后再进行动态调试。7.2 LP RX 相关参数的推荐初始值虽然协议和芯片手册会给出参数范围但实际调试时需要一个起点。下面这些值是我在多个项目中总结的初始值可以根据具体情况调整。注意这些值不是协议规定值而是基于常见实践的推荐值。LP 状态去抖窗口协议最小保持时间的 30% 到 50%通常 10ns 到 50ns。LP 采样时钟频率LP 状态跳变频率的 5 到 10 倍通常 100MHz 到 500MHz。HS 进入等待时间共模建立时间的 1.5 到 2 倍通常 20ns 到 100ns。HS 退出检测延迟HS 数据结束后 10ns 到 50ns。LP 终端断开时间HS 进入前至少 10ns 断开。共模偏置稳定时间RC 时间常数的 3 到 5 倍。这些值在实际使用时需要根据通道长度、连接器类型、供电电压和温度范围进行微调。比如通道较长时去抖窗口可以适当增大供电电压较低时共模建立时间可能需要加长。调试时建议先用推荐值跑通然后再做余量测试确认在高低温、不同批次板子上都能稳定工作。7.3 从 LP RX 角度预防 MIPI 链路问题的设计建议最后分享几条从 LP RX 角度出发的设计建议这些建议在项目前期做对了能省掉后期大量的调试时间。第一LP 走线要和 HS 走线同等对待尽量短、直、参考地完整避免跨分割区。第二LP 和 HS 的终端切换电路要仔细设计确保切换时序和信号完整性。第三在 FPGA 或 SoC 配置里预留 LP RX 相关的调试寄存器和计数器方便后期排查。第四PCB 上预留 LP 信号的测试点最好能同时测 P 和 N方便用示波器观察。第五连接器的地引脚要足够多并且尽量靠近 LP 信号引脚缩短回流路径。这些建议看起来都是细节但 MIPI 链路的稳定性往往就是被这些细节决定的。我见过太多项目在功能调试阶段反复折腾最后发现是 Layout 阶段的一个小疏忽。与其后期花时间飞线、割线、换连接器不如前期多花一点时间把 LP RX 相关的设计做扎实。LP 模式虽然叫“低功耗”但它在链路初始化、模式切换和命令传输中的作用一点都不低值得认真对待。
