简介包含两个完整可运行项目的ZYNQ平台双项目实战包面向ZYNQ嵌入式系统课程设计、数字系统综合实践及FPGA入门进阶人群。其一为基于FFT的频谱分析系统以IP核方式构建包含基于FPGA快速傅里叶变换FFT的IP核设计文档、多组仿真波形与Vivado运行截图完整覆盖信号采集、算法实现到频域波形显示其二为打地鼠交互游戏PL端实现游戏核心状态机PS端运行Linux或裸机程序完成人机交互工程结构规范配套实验报告和硬件实拍照片便于复现与二次开发。资源包共83个文件以vhd硬件代码、do仿真脚本、sh/tcl环境配置、txt说明文档为主整体仅11.28MB轻量而实用。已有20人学习浏览所有项目均经过真实开发环境验证可直接作为课程设计、竞赛或毕业设计的参考蓝本。1. ZYNQ课设双项目实战包FFT频谱分析讲算法通路、打地鼠游戏讲交互通路ZYNQ课设每年翻来覆去就是几个经典题FFT频谱分析和打地鼠交互游戏是出现频率最高的两个方向。前者逼你把 AD 采样、FFT IP 核、AXI DMA、DDR 缓存、串口打印整条链路跑通后者逼你在 PL 侧写状态机、做按键消抖、驱动数码管再把 PS 侧定时器中断和游戏逻辑结合起来。分开做任何一项网上都有零散代码但把两个项目打包在一个 Vivado 工程里、附上实测截图和可直接导入的源码价值完全不一样你可以用同一块 ZYNQ 平台同时掌握算法通路和交互通路而且工程组织方式本身就是一份 PS-PL 联合开发的活教材。本文按「先定参数、再接线、后写代码、最后排坑」的顺序拆这套双项目包新手能跟下来熟手可以直接跳着看踩坑部分。2. FFT频谱分析在ZYNQ上怎么跑从FFT IP核配置到峰值频率串口打印2.1 先定FFT的几个关键参数点数、数据位宽和缩放方式在 Vivado 里拉 FFT IP 核之前先把参数定死不然后面接总线、写软件全都会被参数牵着走。FFT IP 核配置界面第一页就是「点数」和「架构」。点数我建议选 1024 或 2048课设场景下采样率通常是 1 MSPS 左右1024 点对应频率分辨率约 976 Hz看 1 kHz 以上的正弦信号完全够用别贪大4096 点会让 FPGA 布线资源紧张仿真也要等更久。架构选项里Pipelined Streaming流水线吞吐最高但 LUT 占用大Radix-2 Burst I/O 资源少、两次变换之间有停顿。推荐用 Radix-2 Burst I/O因为包里的应用是「连续采集、间歇读结果」不需要每拍都出数据。数据位宽选 16 位定点和常见 ADC 输出位宽匹配。缩放方式一定要选 Block Floating Point这是最省心的模式IP 核自动在每一帧内跟踪最大增益不会因为输入信号幅度忽大忽小导致溢出PS 侧读到的幅度值只需要做整体移位补偿不用逐 bin 校准。配置里还有一个容易看漏的选项「输出顺序」记得选 Natural Order这样峰值 bin 索引和频率是线性对应关系。如果选成 Bit ReversedPS 侧代码还得做一次位反转纯属给自己加工作量。FFT IP 核参数一旦固化到 Block Design 里后续想改点数就得重新生成比特流和 SDK 里的 BSP这个成本很高所以开局就把参数表定下来参数取值说明Point Size1024频率分辨率 FS / 1024ArchitectureRadix-2 Burst I/O资源适中适合间歇读取Data Width16 定点配合 ADC 位宽ScalingBlock Floating Point自动防溢出Output OrderNatural Order峰值索引直接对应频率InterfaceAXI4-Stream方便接 DMA2.2 在Block Design里把FFT和AXI DMA接成一条数据通路打开 Vivado 的 Block Design添加 ZYNQ PS 核、FFT IP 核、AXI DMA IP 核和 AXI Interconnect。连线时先让用户也就是我一般会先点 Run Block Automation 让工具帮我把 ZYNQ PS 的 DDR、UART、SD 初始化好再手动做四件事把 FFT 的 M_AXIS_DATA 接到 DMA 的 S2MM_AXISDMA 的 M_AXI_S2MM 经过 Interconnect 接到 S_AXI_HP0 口这是通向 DDR 的高速端口FFT 的 S_AXIS_CONFIG 不用每次都配直接接地或者接常量用默认转发配置FFT 的 AXI4-Lite 接口留给 PS 做控制。这条通路的核心是「FFT 结果不经过 PS 寄存器而是由 DMA 直接搬进 DDR」。如果不用 DMA结果是 FFT 每输出一个 bin PS 就要读一次AXI 总线延迟加上中断开销帧率根本起不来。用 DMA 之后PS 只需要等一个「传输完成」中断然后去 DDR 指定地址扫描整帧频谱这就是课程设计里最标准的 PS-PL 协同方案。2.3 在PS侧DDR里扫峰值找bin、算频率、串口打印上图是本工程里 FFT 数据通路的实际接线示意对应 Block Design 中的连接关系。先把 DDR 缓冲地址固定下来。在 SDK 里打开xparameters.h确认 DMA 的中断 ID 和 DDR 基地址然后在应用代码里定义缓冲区和状态标志。/* FFT 工程DMA中断标志与峰值扫描 */ volatile u32 g_fft_frame_done 0; #define FFT_BASE_ADDR 0x1E000000 /* DDR 缓冲地址FFT 结果由 DMA 搬到这里 */ #define FFT_POINTS 1024 #define FS_HZ 1000000 /* 采样率 1 MHz与 PS 配置一致 */ #define PEAK_SKIP_DC 1 /* 跳过直流分量 bin0 */中断服务函数里只做一件事读取 DMA S2MM 状态寄存器确认传输完成置标志位。注意状态寄存器在简单 DMA 模式下的完成中断掩码是0x1000读完必须写 1 清中断否则中断会反复触发。void dma_s2mm_isr(void *data) { u32 sr Xil_In32(DMA_BASE_ADDR 0x34); /* S2MM_DMASR 偏移 */ if (sr 0x1000) { Xil_Out32(DMA_BASE_ADDR 0x34, 0x1000); /* 写1清中断 */ g_fft_frame_done 1; } }为什么偏移是0x34AXI DMA 的寄存器布局里S2MM 通道的 DMA 状态寄存器固定偏移是 0x34这个值在 Xilinx 的寄存器手册里有明确说明如果你用的是官方驱动封装直接调用XAxiDma_IntrHandler就行我这里写寄存器方式是帮你理解底层原理。主循环里等标志位置位后把 DDR 缓冲里的每一帧数据按「低 16 位实部、高 16 位虚部」拆开计算幅度值找到最大幅度的 bin再换算成频率。while (1) { if (g_fft_frame_done) { g_fft_frame_done 0; u32 *fft (u32 *)FFT_BASE_ADDR; u32 peak_bin 0, max_mag 0; for (int i PEAK_SKIP_DC; i FFT_POINTS / 2; i) { s16 re (s16)(fft[i] 0xFFFF); /* 低16位是实部 */ s16 im (s16)(fft[i] 16); /* 高16位是虚部 */ u32 mag abs(re) abs(im); /* 快速模值近似 */ if (mag max_mag) { max_mag mag; peak_bin i; } } float freq (float)peak_bin * FS_HZ / FFT_POINTS; xil_printf(peak bin%d freq%.2f Hz mag%d\r\n, peak_bin, freq, max_mag); } }abs(re) abs(im)是快速模值近似做课设够用如果要做精确幅度谱应该用sqrt(re*re im*im)但那会让 PL 到 PS 的每一帧处理时间拉长。参数说明FS_HZ / FFT_POINTS就是频率分辨率改成 2048 点时分辨率减半扫描循环上限也跟着改成FFT_POINTS / 2。这个工程包里实测截图就是在xil_printf里打印出 1 kHz、10 kHz 两个峰值截图上有串口终端的频率读数你可以导入工程后直接对照截图复现。3. 打地鼠交互游戏PL状态机、按键消抖与PS定时倒计时的分工3.1 打地鼠模块怎么拆四个洞、四颗LED、四位数码管第二个项目把交互搬上 ZYNQ。四个地鼠洞用四颗 LED 表示LED 亮代表地鼠冒头玩家按对应的独立按键打中算得分四位数码管显示倒计时和分数。整个游戏逻辑按「谁产生随机、谁计时、谁显示」分成三层PL 侧用一个 8 位 LFSR 产生伪随机洞号用计数器决定地鼠停留时间PS 侧用私有定时器产生 1 秒中断做倒计时分数和剩余时间由 PL 侧动态扫描数码管刷新。为什么随机数和计时放 PL 不放 PS因为游戏循环要求毫秒级响应PS 侧跑在 Linux 或裸机轮流查询模式下按键按下到 LED 状态变化的延迟不可控放 PL 侧用硬件状态机一拍的延迟内就能判断命中。PS 只负责倒计时和难度档位两边分工明确。状态机是三态IDLE等待开始按键→ RUN游戏进行中→ OVER倒计时到零。RUN 状态下每次地鼠位置变化都会重新启动一个随机定时器定时器的长度由 PS 写入的难度寄存器决定。/* 三态游戏状态机 */ typedef enum logic [1:0] { IDLE 2b00, RUN 2b01, OVER 2b10 } state_t; state_t state, next; always (posedge clk or negedge rst_n) begin if (!rst_n) state IDLE; else if (hit_event || timeout_event || start_event) state next; end always (*) begin case (state) IDLE: next start_btn_clean ? RUN : IDLE; RUN : next timeout_event ? OVER : RUN; OVER: next restart_btn_clean ? RUN : OVER; default: next IDLE; endcase end这个状态机最值得注意的地方是事件信号hit_event、timeout_event都是脉冲型不能用电平信号否则一次命中会连续跳状态。工程里每个事件信号都是从边沿检测电路出来的不是直接把按键电平丢进状态机。3.2 按一下只算一次两级同步加20ms消抖的Verilog实现按键抖动是最容易翻车的地方。按键从按下到稳定会有约 10ms 的机械抖动如果不消抖你按一次打地鼠分数会跳三到四次。工程里用的是「两级同步 计数消抖」的经典写法第一级触发器消除跨时钟域亚稳态第二级计数器要求电平稳定 20ms 才认为有效。/* 四路按键消抖同步 20ms 稳定窗口 */ reg [3:0] key_sync, key_pre; reg [3:0] key_reg; reg [19:0] db_cnt; always (posedge clk or negedge rst_n) begin if (!rst_n) begin key_sync 4hF; key_pre 4hF; key_reg 4hF; db_cnt 20d0; end else begin key_sync key_in; /* 第一级同步消除亚稳态 */ if (key_sync ! key_pre) /* 边沿变化重置计数 */ db_cnt 20d0; else if (db_cnt 20d999_999) /* 50MHz 时钟计数到 20ms */ key_reg key_sync; /* 稳定超过 20ms锁存 */ else db_cnt db_cnt 1b1; key_pre key_sync; end endkey_in在上电时是 4 位高电平按下对应位变 0因为板卡按键电路是按下接地。20ms 的计数值要跟你的 PL 时钟频率挂钩如果系统时钟是 100MHz计数器要改成20d1_999_999翻一倍。这里的key_reg就是送到状态机和命中判断逻辑的干净按键值。消抖之后还要加一个「等释放」逻辑检测到一次按键下降沿就产生一个单周期hit脉冲然后把状态机置为等待释放等按键回到高电平再恢复。这个处理防止按住按键不放时重复触发命中是整套游戏手感的关键。3.3 LFSR伪随机数和数码管动态扫描两个比较细的PL细节地鼠出现位置用 8 位 LFSR 生成取高两位做洞号。LFSR 的关键约束是不能全零全零会卡死出不来随机数所以复位值设成8h1。/* 8位LFSR伪随机源多项式 x8x6x5x41 */ reg [7:0] lfsr_q; wire lfsr_next lfsr_q[7] ^ lfsr_q[5] ^ lfsr_q[4] ^ lfsr_q[3]; always (posedge clk or negedge rst_n) begin if (!rst_n) lfsr_q 8h1; /* 复位值不能为0 */ else lfsr_q {lfsr_q[6:0], lfsr_next}; end wire [1:0] hole_id lfsr_q[7:6]; /* 取高两位映射到四个洞 */抽头多项式x^8x^6x^5x^41是本原多项式能让 LFSR 遍历除全零外的全部 255 个状态随机周期最长。工程代码里还做了一个小优化判断hole_id如果跟上一轮相同就再移一位避免上一轮洞 1、下一轮又亮洞 1这种让玩家觉得是 bug 的情况。数码管显示用动态扫描周期 1ms 扫一位四位数码管轮流刷新。段码表放在 PL 侧 ROM 里PS 侧只需要把倒计时和分数写成整数PL 通过 AXI 寄存器读到数字后查表输出段选。扫描频率太低的后果是肉眼可见的闪烁1ms 一轮是底线建议用 2kHz 扫描频率即每位数码管保持 500us。3.4 PS侧倒计时和难度档位私有定时器中断怎么写PS 侧用 Cortex-A9 的私有定时器产生 1 秒中断。中断处理函数里递减剩余时间到零就写状态寄存器通知 PL 切到 OVER 状态分数每增加 5 分PS 往难度寄存器写入更短的间隔PL 侧随机定时器据此调整地鼠停留时间。/* PS私有定时器1秒中断递减倒计时并调整难度 */ void ttc_isr(void *data) { /* 清定时器中断标志 */ Xil_Out32(TTC_BASE 0x0C, 0x01); if (game_state RUN remaining_sec 0) { remaining_sec--; update_display(remaining_sec, score); /* 通知PL侧刷新数码管 */ if (remaining_sec 0) Xil_Out32(GAME_CTRL_BASE, 0x2); /* 写状态寄存器OVER */ } if (score next_level) { /* 每5分缩减地鼠停留时间上限0.4秒 */ u32 hold 2000 - (score / 5) * 200; if (hold 400) hold 400; Xil_Out32(HOLD_TIME_BASE, hold); next_level score 5; } }中断里做除法score / 5在裸机上不是问题但如果你把系统跑在 Linux 上且启用了虚拟中断就要注意中断上下文不能调用睡眠函数。这套代码移植时唯一要改的参数是HOLD_TIME_BASE默认值 2000单位是毫秒对应地鼠最长停留时间。4. Vivado工程包怎么用从源码目录、Block Design到实测截图核对4.1 拿到工程先看目录四类文件分别管什么双项目压缩包解压后第一件事不是急着打开 Vivado而是先看目录结构。工程里通常按「硬件工程、软件工程、文档、产物」四部分组织。新建 Vivado 工程时直接把vivado_prj/下的.xpr文件双击打开不要自己手动添加 RTL 文件然后找半天报错SDK 工程在software/目录下里面包含.c、.h和 BSP 文件夹需要用 Vivado 的 Export Hardware 功能先导出硬件描述再导入到 SDK 或 Vitis 里打开。从目录组织就能看出这个工程包的使用边界RTL 文件在src/hdl下约束文件在constraints下bd文件夹里是完整 Block Designbit目录则放着已经综合好的比特流和 BOOT.bin。如果你的开发板和工程原作者用的是同一型号直接烧bit/BOOT.bin就能启动如果不同必须改约束和 DDR 配置这部分下文会细说。4.2 从Block Design读懂PS-PL数据通路打开 Block Design 后你会发现两个项目共用同一个 ZYNQ PS 核但外设通路完全独立。FFT 项目的关键通路是ADC 采样数据进 PL 侧的 AXI4-Stream FIFO再进 FFT IP 核输出经 S2MM DMA 搬到 DDR打地鼠项目则是AXI GPIO 读按键、写 LEDAXI Timer 做随机延时PS 私有定时器负责倒计时。建议按这个表格核对你的 Block Design 是否完整外设 IP连接对象项目归属FFT IPM_AXIS_DATA → DMA S2MMFFTAXI DMAS2MM → S_AXI_HP0DDRFFTAXI GPIOLED / 按键打地鼠AXI TimerPL 随机延时打地鼠ZYNQ PSUART / DDR / SD 启动公共一个常见误区是把 FFT 的 AXI4-Stream 数据直接接到 AXI GPIO 上这是接不通的。Stream 接口和 Lite 接口协议完全不同数据通路必须经过 DMA 转换FFT 核的配置和控制才走 AXI4-Lite而打地鼠这类低速外设直接用 AXI GPIO 就够了。4.3 复位与启动顺序先烧比特流还是先烧BOOT.bin很多入门者在第一次上板时卡在「FPGA 下载了但 CPU 跑不起来」。ZYNQ 的启动顺序是BootROM → FSBL → 加载比特流 → 运行应用。所以如果直接用 SDK 的 Program FPGA 烧比特流然后点 Run As那种方式只适合调试退出调试器后板子断电重启就回到起点。工程包里带 BOOT.bin 是标准量产流程先由 FSBL 初始化 DDR 和 MIO再加载 PL 比特流最后跳转执行应用代码。烧录时选择 SD 卡启动模式确认启动模式拨码开关打到 SD 位。工程包里截图显示了 SD 卡格式化成 FAT32 且有三个文件BOOT.bin、image.ub或app.elf按项目需求取舍。这里有个细节如果只做裸机实验BOOT.bin 里其实已经把 FSBL、比特流、应用 elf 三段打包进去了SD 卡里只需要这一个文件。如果启动后串口完全没打印优先查两件事BOOT.bin 是否是用当前工程的 FSBL 生成的以及 DDR 型号是否和板卡实际颗粒一致这两个坑在第 5 章避坑里详细说。5. 双项目实战避坑手记五条从仿真翻车到板上玄学的经验5.1 FFT频谱镜像输入1kHz正弦谱峰却出现在高频侧现象给 FFT 核喂 1kHz 正弦波PS 侧串口打印的峰值 bin 对应的频率接近 999 kHz而不是预期的 1kHz。原因有两个可能一是 FFT IP 核的配置里数据格式把输入的实部、虚部顺序搞反了Vivado FFT 核默认 TDATA 低 16 位是实部、高 16 位是虚部如果你的采样数据源把实部放高位频谱就会以 fs/2 为轴镜像二是采样数据被当成了无符号数处理负半周数据被截断。解决先查 RTL 里送入s_axis_data_tdata的位拼接顺序再确认数据是有符号数工程里实测截图旁边也标注了i_data[15:0]和q_data[31:16]的对应关系照那个核对即可。5.2 按键按下后分数连跳消抖做了状态机还是被重复触发现象打地鼠游戏里按一次按键分数从 0 跳到 3 甚至 5。原因消抖电路只消除了机械抖动但没有做「按下一次只产生一个命中脉冲」的单次触发逻辑。我的处理是在命中判断里加一个wait_release状态检测到按键下降沿后立即产生 hit 脉冲然后忽略后续所有电平变化直到按键回到高电平才回到检测状态。这是很典型的硬件状态机边界问题仿真时很难暴露因为仿真里的按键模型是理想的只有上板按真实按键才现出原形。5.3 DMA中断永远不来软件配置和硬件实际状态对不上现象FFT 工程烧录后串口一直不打印峰值调试发现g_fft_frame_done始终是 0。原因AXI DMA 的中断没有在 GIC 里注册成功或者中断服务函数里读的是简单 DMA 模式的状态寄存器但 Block Design 里把 DMA 配成了 Scatter Gather 模式。解决先在代码里直接读取DMA_BASE_ADDR 0x34的状态寄存器手动触发一次 FFT 后观察寄存器的中断位是否置起如果置起但g_fft_frame_done没变化说明中断 ID 配置错误如果寄存器都没变化说明 DMA 描述符链没有启动。工程包里提供了一个 debug 宏打开后每 500ms 打印一次 DMA 寄存器值这个宏在根目录 README 里有说明。5.4 地鼠位置总重复LFSR随机序列的均匀性比想象中差现象玩家反馈地鼠经常连续两到三次出现在同一个洞里体验很差。原因LFSR 虽然是最大周期 255但相邻两个周期的输出可能恰好是同一个洞号而且这种概率远高于直觉。原因是高两位变化不完全独立。解决在生成洞号后加一个比较逻辑如果和上一个洞号相同就把 LFSR 再移位一次这样虽然牺牲了一点随机性但玩家的体感均匀度大幅提升。这条经验在做任何用 LFSR 做位置随机化的项目里都适用。5.5 烧了BOOT.bin后板子不启动串口无输出JTAG也连不上现象SD 卡烧录完成后上电串口完全没有 BootROM 打印。原因最常见的是启动模式拨码没有拨对或者 BOOT.bin 里的 FSBL 是由别的工程的硬件描述生成的FSBL 在初始化 DDR 时写错了寄存器直接把系统挂死。解决把启动模式拨码对照板卡丝印重新拨一遍如果确认拨码没问题用 JTAG 连接后在 SDK 里单独跑一次 FSBL观察它在哪个阶段停住。这个工程包里的 BOOT.bin 只匹配同型号开发板换板必现这个问题所以文档里特别强调了自己生成 BOOT.bin 的步骤不建议直接拿产物烧。6. 把两个项目合体用FFT峰值频率动态调节打地鼠游戏难度两个项目单独跑通之后进阶玩法是把它们合并到同一个 Block Design 里。思路是FFT 分析输入信号的峰值频率PS 读到这个频率后把它映射为打地鼠游戏的地鼠停留时间。现场演示时你用一个信号发生器给 ADC 输入不同频率的正弦波游戏难度就会跟着变化——低频时地鼠停留 2 秒高频时缩到 0.4 秒围观效果非常直观。合体时要处理好两件事。第一是中断共存DMA 的 S2MM 中断、PS 私有定时器中断、AXI Timer 中断三者在同一个 GIC 里靠不同的中断 ID 区分注册顺序不重要但中断服务函数里不能有耗时超过 1ms 的操作否则定时器中断会丢。第二是数据流隔离FFT 的 DDR 缓冲基地址和游戏的寄存器地址必须错开游戏难度寄存器建议放在独立的 AXI GPIO 或自定义 AXI-Lite IP 里不要跟 FFT 的缓冲地址共用一段空间。/* 合体玩法FFT峰值频率折算成地鼠停留时间 */ if (g_fft_frame_done) { g_fft_frame_done 0; peak_bin scan_peak(FFT_BASE_ADDR, FFT_POINTS); freq_hz peak_bin * FS_HZ / FFT_POINTS; u32 hold_ms 2000 - freq_hz / 100; /* 频率越高地鼠缩得越快 */ if (hold_ms 400) hold_ms 400; if (hold_ms 2000) hold_ms 2000; Xil_Out32(HOLD_TIME_BASE, hold_ms); /* 写PL侧难度寄存器 */ }这个映射函数放到中断外的主循环里执行保证不会阻塞中断响应。硬件上还要注意一点两个项目的 PL 逻辑共用了时钟资源FFT 核在综合时会消耗较多的 DSP48打地鼠游戏的 LFSR 和数码管扫描只占少量查找表和触发器资源紧张的是 DSP48 而不是 LUT如果综合时报 DSP 不足把 FFT 点数从 1024 降到 512 是最直接的解法。从那以后我做 ZYNQ 双功能合体设计都会先列一遍中断 ID 和 DDR 地址映射表再开始连线这个习惯帮我省掉了大半的调试时间希望帮到你。本文还有配套的精品资源点击获取
简介包含两个完整可运行项目的ZYNQ平台双项目实战包面向ZYNQ嵌入式系统课程设计、数字系统综合实践及FPGA入门进阶人群。其一为基于FFT的频谱分析系统以IP核方式构建包含基于FPGA快速傅里叶变换FFT的IP核设计文档、多组仿真波形与Vivado运行截图完整覆盖信号采集、算法实现到频域波形显示其二为打地鼠交互游戏PL端实现游戏核心状态机PS端运行Linux或裸机程序完成人机交互工程结构规范配套实验报告和硬件实拍照片便于复现与二次开发。资源包共83个文件以vhd硬件代码、do仿真脚本、sh/tcl环境配置、txt说明文档为主整体仅11.28MB轻量而实用。已有20人学习浏览所有项目均经过真实开发环境验证可直接作为课程设计、竞赛或毕业设计的参考蓝本。1. ZYNQ课设双项目实战包FFT频谱分析讲算法通路、打地鼠游戏讲交互通路ZYNQ课设每年翻来覆去就是几个经典题FFT频谱分析和打地鼠交互游戏是出现频率最高的两个方向。前者逼你把 AD 采样、FFT IP 核、AXI DMA、DDR 缓存、串口打印整条链路跑通后者逼你在 PL 侧写状态机、做按键消抖、驱动数码管再把 PS 侧定时器中断和游戏逻辑结合起来。分开做任何一项网上都有零散代码但把两个项目打包在一个 Vivado 工程里、附上实测截图和可直接导入的源码价值完全不一样你可以用同一块 ZYNQ 平台同时掌握算法通路和交互通路而且工程组织方式本身就是一份 PS-PL 联合开发的活教材。本文按「先定参数、再接线、后写代码、最后排坑」的顺序拆这套双项目包新手能跟下来熟手可以直接跳着看踩坑部分。2. FFT频谱分析在ZYNQ上怎么跑从FFT IP核配置到峰值频率串口打印2.1 先定FFT的几个关键参数点数、数据位宽和缩放方式在 Vivado 里拉 FFT IP 核之前先把参数定死不然后面接总线、写软件全都会被参数牵着走。FFT IP 核配置界面第一页就是「点数」和「架构」。点数我建议选 1024 或 2048课设场景下采样率通常是 1 MSPS 左右1024 点对应频率分辨率约 976 Hz看 1 kHz 以上的正弦信号完全够用别贪大4096 点会让 FPGA 布线资源紧张仿真也要等更久。架构选项里Pipelined Streaming流水线吞吐最高但 LUT 占用大Radix-2 Burst I/O 资源少、两次变换之间有停顿。推荐用 Radix-2 Burst I/O因为包里的应用是「连续采集、间歇读结果」不需要每拍都出数据。数据位宽选 16 位定点和常见 ADC 输出位宽匹配。缩放方式一定要选 Block Floating Point这是最省心的模式IP 核自动在每一帧内跟踪最大增益不会因为输入信号幅度忽大忽小导致溢出PS 侧读到的幅度值只需要做整体移位补偿不用逐 bin 校准。配置里还有一个容易看漏的选项「输出顺序」记得选 Natural Order这样峰值 bin 索引和频率是线性对应关系。如果选成 Bit ReversedPS 侧代码还得做一次位反转纯属给自己加工作量。FFT IP 核参数一旦固化到 Block Design 里后续想改点数就得重新生成比特流和 SDK 里的 BSP这个成本很高所以开局就把参数表定下来参数取值说明Point Size1024频率分辨率 FS / 1024ArchitectureRadix-2 Burst I/O资源适中适合间歇读取Data Width16 定点配合 ADC 位宽ScalingBlock Floating Point自动防溢出Output OrderNatural Order峰值索引直接对应频率InterfaceAXI4-Stream方便接 DMA2.2 在Block Design里把FFT和AXI DMA接成一条数据通路打开 Vivado 的 Block Design添加 ZYNQ PS 核、FFT IP 核、AXI DMA IP 核和 AXI Interconnect。连线时先让用户也就是我一般会先点 Run Block Automation 让工具帮我把 ZYNQ PS 的 DDR、UART、SD 初始化好再手动做四件事把 FFT 的 M_AXIS_DATA 接到 DMA 的 S2MM_AXISDMA 的 M_AXI_S2MM 经过 Interconnect 接到 S_AXI_HP0 口这是通向 DDR 的高速端口FFT 的 S_AXIS_CONFIG 不用每次都配直接接地或者接常量用默认转发配置FFT 的 AXI4-Lite 接口留给 PS 做控制。这条通路的核心是「FFT 结果不经过 PS 寄存器而是由 DMA 直接搬进 DDR」。如果不用 DMA结果是 FFT 每输出一个 bin PS 就要读一次AXI 总线延迟加上中断开销帧率根本起不来。用 DMA 之后PS 只需要等一个「传输完成」中断然后去 DDR 指定地址扫描整帧频谱这就是课程设计里最标准的 PS-PL 协同方案。2.3 在PS侧DDR里扫峰值找bin、算频率、串口打印上图是本工程里 FFT 数据通路的实际接线示意对应 Block Design 中的连接关系。先把 DDR 缓冲地址固定下来。在 SDK 里打开xparameters.h确认 DMA 的中断 ID 和 DDR 基地址然后在应用代码里定义缓冲区和状态标志。/* FFT 工程DMA中断标志与峰值扫描 */ volatile u32 g_fft_frame_done 0; #define FFT_BASE_ADDR 0x1E000000 /* DDR 缓冲地址FFT 结果由 DMA 搬到这里 */ #define FFT_POINTS 1024 #define FS_HZ 1000000 /* 采样率 1 MHz与 PS 配置一致 */ #define PEAK_SKIP_DC 1 /* 跳过直流分量 bin0 */中断服务函数里只做一件事读取 DMA S2MM 状态寄存器确认传输完成置标志位。注意状态寄存器在简单 DMA 模式下的完成中断掩码是0x1000读完必须写 1 清中断否则中断会反复触发。void dma_s2mm_isr(void *data) { u32 sr Xil_In32(DMA_BASE_ADDR 0x34); /* S2MM_DMASR 偏移 */ if (sr 0x1000) { Xil_Out32(DMA_BASE_ADDR 0x34, 0x1000); /* 写1清中断 */ g_fft_frame_done 1; } }为什么偏移是0x34AXI DMA 的寄存器布局里S2MM 通道的 DMA 状态寄存器固定偏移是 0x34这个值在 Xilinx 的寄存器手册里有明确说明如果你用的是官方驱动封装直接调用XAxiDma_IntrHandler就行我这里写寄存器方式是帮你理解底层原理。主循环里等标志位置位后把 DDR 缓冲里的每一帧数据按「低 16 位实部、高 16 位虚部」拆开计算幅度值找到最大幅度的 bin再换算成频率。while (1) { if (g_fft_frame_done) { g_fft_frame_done 0; u32 *fft (u32 *)FFT_BASE_ADDR; u32 peak_bin 0, max_mag 0; for (int i PEAK_SKIP_DC; i FFT_POINTS / 2; i) { s16 re (s16)(fft[i] 0xFFFF); /* 低16位是实部 */ s16 im (s16)(fft[i] 16); /* 高16位是虚部 */ u32 mag abs(re) abs(im); /* 快速模值近似 */ if (mag max_mag) { max_mag mag; peak_bin i; } } float freq (float)peak_bin * FS_HZ / FFT_POINTS; xil_printf(peak bin%d freq%.2f Hz mag%d\r\n, peak_bin, freq, max_mag); } }abs(re) abs(im)是快速模值近似做课设够用如果要做精确幅度谱应该用sqrt(re*re im*im)但那会让 PL 到 PS 的每一帧处理时间拉长。参数说明FS_HZ / FFT_POINTS就是频率分辨率改成 2048 点时分辨率减半扫描循环上限也跟着改成FFT_POINTS / 2。这个工程包里实测截图就是在xil_printf里打印出 1 kHz、10 kHz 两个峰值截图上有串口终端的频率读数你可以导入工程后直接对照截图复现。3. 打地鼠交互游戏PL状态机、按键消抖与PS定时倒计时的分工3.1 打地鼠模块怎么拆四个洞、四颗LED、四位数码管第二个项目把交互搬上 ZYNQ。四个地鼠洞用四颗 LED 表示LED 亮代表地鼠冒头玩家按对应的独立按键打中算得分四位数码管显示倒计时和分数。整个游戏逻辑按「谁产生随机、谁计时、谁显示」分成三层PL 侧用一个 8 位 LFSR 产生伪随机洞号用计数器决定地鼠停留时间PS 侧用私有定时器产生 1 秒中断做倒计时分数和剩余时间由 PL 侧动态扫描数码管刷新。为什么随机数和计时放 PL 不放 PS因为游戏循环要求毫秒级响应PS 侧跑在 Linux 或裸机轮流查询模式下按键按下到 LED 状态变化的延迟不可控放 PL 侧用硬件状态机一拍的延迟内就能判断命中。PS 只负责倒计时和难度档位两边分工明确。状态机是三态IDLE等待开始按键→ RUN游戏进行中→ OVER倒计时到零。RUN 状态下每次地鼠位置变化都会重新启动一个随机定时器定时器的长度由 PS 写入的难度寄存器决定。/* 三态游戏状态机 */ typedef enum logic [1:0] { IDLE 2b00, RUN 2b01, OVER 2b10 } state_t; state_t state, next; always (posedge clk or negedge rst_n) begin if (!rst_n) state IDLE; else if (hit_event || timeout_event || start_event) state next; end always (*) begin case (state) IDLE: next start_btn_clean ? RUN : IDLE; RUN : next timeout_event ? OVER : RUN; OVER: next restart_btn_clean ? RUN : OVER; default: next IDLE; endcase end这个状态机最值得注意的地方是事件信号hit_event、timeout_event都是脉冲型不能用电平信号否则一次命中会连续跳状态。工程里每个事件信号都是从边沿检测电路出来的不是直接把按键电平丢进状态机。3.2 按一下只算一次两级同步加20ms消抖的Verilog实现按键抖动是最容易翻车的地方。按键从按下到稳定会有约 10ms 的机械抖动如果不消抖你按一次打地鼠分数会跳三到四次。工程里用的是「两级同步 计数消抖」的经典写法第一级触发器消除跨时钟域亚稳态第二级计数器要求电平稳定 20ms 才认为有效。/* 四路按键消抖同步 20ms 稳定窗口 */ reg [3:0] key_sync, key_pre; reg [3:0] key_reg; reg [19:0] db_cnt; always (posedge clk or negedge rst_n) begin if (!rst_n) begin key_sync 4hF; key_pre 4hF; key_reg 4hF; db_cnt 20d0; end else begin key_sync key_in; /* 第一级同步消除亚稳态 */ if (key_sync ! key_pre) /* 边沿变化重置计数 */ db_cnt 20d0; else if (db_cnt 20d999_999) /* 50MHz 时钟计数到 20ms */ key_reg key_sync; /* 稳定超过 20ms锁存 */ else db_cnt db_cnt 1b1; key_pre key_sync; end endkey_in在上电时是 4 位高电平按下对应位变 0因为板卡按键电路是按下接地。20ms 的计数值要跟你的 PL 时钟频率挂钩如果系统时钟是 100MHz计数器要改成20d1_999_999翻一倍。这里的key_reg就是送到状态机和命中判断逻辑的干净按键值。消抖之后还要加一个「等释放」逻辑检测到一次按键下降沿就产生一个单周期hit脉冲然后把状态机置为等待释放等按键回到高电平再恢复。这个处理防止按住按键不放时重复触发命中是整套游戏手感的关键。3.3 LFSR伪随机数和数码管动态扫描两个比较细的PL细节地鼠出现位置用 8 位 LFSR 生成取高两位做洞号。LFSR 的关键约束是不能全零全零会卡死出不来随机数所以复位值设成8h1。/* 8位LFSR伪随机源多项式 x8x6x5x41 */ reg [7:0] lfsr_q; wire lfsr_next lfsr_q[7] ^ lfsr_q[5] ^ lfsr_q[4] ^ lfsr_q[3]; always (posedge clk or negedge rst_n) begin if (!rst_n) lfsr_q 8h1; /* 复位值不能为0 */ else lfsr_q {lfsr_q[6:0], lfsr_next}; end wire [1:0] hole_id lfsr_q[7:6]; /* 取高两位映射到四个洞 */抽头多项式x^8x^6x^5x^41是本原多项式能让 LFSR 遍历除全零外的全部 255 个状态随机周期最长。工程代码里还做了一个小优化判断hole_id如果跟上一轮相同就再移一位避免上一轮洞 1、下一轮又亮洞 1这种让玩家觉得是 bug 的情况。数码管显示用动态扫描周期 1ms 扫一位四位数码管轮流刷新。段码表放在 PL 侧 ROM 里PS 侧只需要把倒计时和分数写成整数PL 通过 AXI 寄存器读到数字后查表输出段选。扫描频率太低的后果是肉眼可见的闪烁1ms 一轮是底线建议用 2kHz 扫描频率即每位数码管保持 500us。3.4 PS侧倒计时和难度档位私有定时器中断怎么写PS 侧用 Cortex-A9 的私有定时器产生 1 秒中断。中断处理函数里递减剩余时间到零就写状态寄存器通知 PL 切到 OVER 状态分数每增加 5 分PS 往难度寄存器写入更短的间隔PL 侧随机定时器据此调整地鼠停留时间。/* PS私有定时器1秒中断递减倒计时并调整难度 */ void ttc_isr(void *data) { /* 清定时器中断标志 */ Xil_Out32(TTC_BASE 0x0C, 0x01); if (game_state RUN remaining_sec 0) { remaining_sec--; update_display(remaining_sec, score); /* 通知PL侧刷新数码管 */ if (remaining_sec 0) Xil_Out32(GAME_CTRL_BASE, 0x2); /* 写状态寄存器OVER */ } if (score next_level) { /* 每5分缩减地鼠停留时间上限0.4秒 */ u32 hold 2000 - (score / 5) * 200; if (hold 400) hold 400; Xil_Out32(HOLD_TIME_BASE, hold); next_level score 5; } }中断里做除法score / 5在裸机上不是问题但如果你把系统跑在 Linux 上且启用了虚拟中断就要注意中断上下文不能调用睡眠函数。这套代码移植时唯一要改的参数是HOLD_TIME_BASE默认值 2000单位是毫秒对应地鼠最长停留时间。4. Vivado工程包怎么用从源码目录、Block Design到实测截图核对4.1 拿到工程先看目录四类文件分别管什么双项目压缩包解压后第一件事不是急着打开 Vivado而是先看目录结构。工程里通常按「硬件工程、软件工程、文档、产物」四部分组织。新建 Vivado 工程时直接把vivado_prj/下的.xpr文件双击打开不要自己手动添加 RTL 文件然后找半天报错SDK 工程在software/目录下里面包含.c、.h和 BSP 文件夹需要用 Vivado 的 Export Hardware 功能先导出硬件描述再导入到 SDK 或 Vitis 里打开。从目录组织就能看出这个工程包的使用边界RTL 文件在src/hdl下约束文件在constraints下bd文件夹里是完整 Block Designbit目录则放着已经综合好的比特流和 BOOT.bin。如果你的开发板和工程原作者用的是同一型号直接烧bit/BOOT.bin就能启动如果不同必须改约束和 DDR 配置这部分下文会细说。4.2 从Block Design读懂PS-PL数据通路打开 Block Design 后你会发现两个项目共用同一个 ZYNQ PS 核但外设通路完全独立。FFT 项目的关键通路是ADC 采样数据进 PL 侧的 AXI4-Stream FIFO再进 FFT IP 核输出经 S2MM DMA 搬到 DDR打地鼠项目则是AXI GPIO 读按键、写 LEDAXI Timer 做随机延时PS 私有定时器负责倒计时。建议按这个表格核对你的 Block Design 是否完整外设 IP连接对象项目归属FFT IPM_AXIS_DATA → DMA S2MMFFTAXI DMAS2MM → S_AXI_HP0DDRFFTAXI GPIOLED / 按键打地鼠AXI TimerPL 随机延时打地鼠ZYNQ PSUART / DDR / SD 启动公共一个常见误区是把 FFT 的 AXI4-Stream 数据直接接到 AXI GPIO 上这是接不通的。Stream 接口和 Lite 接口协议完全不同数据通路必须经过 DMA 转换FFT 核的配置和控制才走 AXI4-Lite而打地鼠这类低速外设直接用 AXI GPIO 就够了。4.3 复位与启动顺序先烧比特流还是先烧BOOT.bin很多入门者在第一次上板时卡在「FPGA 下载了但 CPU 跑不起来」。ZYNQ 的启动顺序是BootROM → FSBL → 加载比特流 → 运行应用。所以如果直接用 SDK 的 Program FPGA 烧比特流然后点 Run As那种方式只适合调试退出调试器后板子断电重启就回到起点。工程包里带 BOOT.bin 是标准量产流程先由 FSBL 初始化 DDR 和 MIO再加载 PL 比特流最后跳转执行应用代码。烧录时选择 SD 卡启动模式确认启动模式拨码开关打到 SD 位。工程包里截图显示了 SD 卡格式化成 FAT32 且有三个文件BOOT.bin、image.ub或app.elf按项目需求取舍。这里有个细节如果只做裸机实验BOOT.bin 里其实已经把 FSBL、比特流、应用 elf 三段打包进去了SD 卡里只需要这一个文件。如果启动后串口完全没打印优先查两件事BOOT.bin 是否是用当前工程的 FSBL 生成的以及 DDR 型号是否和板卡实际颗粒一致这两个坑在第 5 章避坑里详细说。5. 双项目实战避坑手记五条从仿真翻车到板上玄学的经验5.1 FFT频谱镜像输入1kHz正弦谱峰却出现在高频侧现象给 FFT 核喂 1kHz 正弦波PS 侧串口打印的峰值 bin 对应的频率接近 999 kHz而不是预期的 1kHz。原因有两个可能一是 FFT IP 核的配置里数据格式把输入的实部、虚部顺序搞反了Vivado FFT 核默认 TDATA 低 16 位是实部、高 16 位是虚部如果你的采样数据源把实部放高位频谱就会以 fs/2 为轴镜像二是采样数据被当成了无符号数处理负半周数据被截断。解决先查 RTL 里送入s_axis_data_tdata的位拼接顺序再确认数据是有符号数工程里实测截图旁边也标注了i_data[15:0]和q_data[31:16]的对应关系照那个核对即可。5.2 按键按下后分数连跳消抖做了状态机还是被重复触发现象打地鼠游戏里按一次按键分数从 0 跳到 3 甚至 5。原因消抖电路只消除了机械抖动但没有做「按下一次只产生一个命中脉冲」的单次触发逻辑。我的处理是在命中判断里加一个wait_release状态检测到按键下降沿后立即产生 hit 脉冲然后忽略后续所有电平变化直到按键回到高电平才回到检测状态。这是很典型的硬件状态机边界问题仿真时很难暴露因为仿真里的按键模型是理想的只有上板按真实按键才现出原形。5.3 DMA中断永远不来软件配置和硬件实际状态对不上现象FFT 工程烧录后串口一直不打印峰值调试发现g_fft_frame_done始终是 0。原因AXI DMA 的中断没有在 GIC 里注册成功或者中断服务函数里读的是简单 DMA 模式的状态寄存器但 Block Design 里把 DMA 配成了 Scatter Gather 模式。解决先在代码里直接读取DMA_BASE_ADDR 0x34的状态寄存器手动触发一次 FFT 后观察寄存器的中断位是否置起如果置起但g_fft_frame_done没变化说明中断 ID 配置错误如果寄存器都没变化说明 DMA 描述符链没有启动。工程包里提供了一个 debug 宏打开后每 500ms 打印一次 DMA 寄存器值这个宏在根目录 README 里有说明。5.4 地鼠位置总重复LFSR随机序列的均匀性比想象中差现象玩家反馈地鼠经常连续两到三次出现在同一个洞里体验很差。原因LFSR 虽然是最大周期 255但相邻两个周期的输出可能恰好是同一个洞号而且这种概率远高于直觉。原因是高两位变化不完全独立。解决在生成洞号后加一个比较逻辑如果和上一个洞号相同就把 LFSR 再移位一次这样虽然牺牲了一点随机性但玩家的体感均匀度大幅提升。这条经验在做任何用 LFSR 做位置随机化的项目里都适用。5.5 烧了BOOT.bin后板子不启动串口无输出JTAG也连不上现象SD 卡烧录完成后上电串口完全没有 BootROM 打印。原因最常见的是启动模式拨码没有拨对或者 BOOT.bin 里的 FSBL 是由别的工程的硬件描述生成的FSBL 在初始化 DDR 时写错了寄存器直接把系统挂死。解决把启动模式拨码对照板卡丝印重新拨一遍如果确认拨码没问题用 JTAG 连接后在 SDK 里单独跑一次 FSBL观察它在哪个阶段停住。这个工程包里的 BOOT.bin 只匹配同型号开发板换板必现这个问题所以文档里特别强调了自己生成 BOOT.bin 的步骤不建议直接拿产物烧。6. 把两个项目合体用FFT峰值频率动态调节打地鼠游戏难度两个项目单独跑通之后进阶玩法是把它们合并到同一个 Block Design 里。思路是FFT 分析输入信号的峰值频率PS 读到这个频率后把它映射为打地鼠游戏的地鼠停留时间。现场演示时你用一个信号发生器给 ADC 输入不同频率的正弦波游戏难度就会跟着变化——低频时地鼠停留 2 秒高频时缩到 0.4 秒围观效果非常直观。合体时要处理好两件事。第一是中断共存DMA 的 S2MM 中断、PS 私有定时器中断、AXI Timer 中断三者在同一个 GIC 里靠不同的中断 ID 区分注册顺序不重要但中断服务函数里不能有耗时超过 1ms 的操作否则定时器中断会丢。第二是数据流隔离FFT 的 DDR 缓冲基地址和游戏的寄存器地址必须错开游戏难度寄存器建议放在独立的 AXI GPIO 或自定义 AXI-Lite IP 里不要跟 FFT 的缓冲地址共用一段空间。/* 合体玩法FFT峰值频率折算成地鼠停留时间 */ if (g_fft_frame_done) { g_fft_frame_done 0; peak_bin scan_peak(FFT_BASE_ADDR, FFT_POINTS); freq_hz peak_bin * FS_HZ / FFT_POINTS; u32 hold_ms 2000 - freq_hz / 100; /* 频率越高地鼠缩得越快 */ if (hold_ms 400) hold_ms 400; if (hold_ms 2000) hold_ms 2000; Xil_Out32(HOLD_TIME_BASE, hold_ms); /* 写PL侧难度寄存器 */ }这个映射函数放到中断外的主循环里执行保证不会阻塞中断响应。硬件上还要注意一点两个项目的 PL 逻辑共用了时钟资源FFT 核在综合时会消耗较多的 DSP48打地鼠游戏的 LFSR 和数码管扫描只占少量查找表和触发器资源紧张的是 DSP48 而不是 LUT如果综合时报 DSP 不足把 FFT 点数从 1024 降到 512 是最直接的解法。从那以后我做 ZYNQ 双功能合体设计都会先列一遍中断 ID 和 DDR 地址映射表再开始连线这个习惯帮我省掉了大半的调试时间希望帮到你。本文还有配套的精品资源点击获取
平方复杂度无法被常规优化消除｜TaoToken 统一 Key 通道实测)
