简介SIwave中文培训手册面向从事高速PCB设计的工程师与电子相关专业学习者聚焦信号完整性与电源完整性仿真这一核心技能帮助读者从理论概念过渡到软件实操。手册从现代PCB设计挑战切入系统讲解传输线、特性阻抗、反射系数、截止频率、S参数、同步开关噪声、PDS目标阻抗与去耦电容等基础概念并梳理SI/PI与EMI之间的关联。随后进入软件操作层面涵盖PCB数据导入与检查、层叠设计、平面分割、去耦电容添加、参数设置与谐振分析等前仿真内容以及布线后的PI仿真、DCIR压降分析、TDR、串扰、差分信号与眼图仿真、远场辐射分析等进阶模块。资源包为1个PDF文件大小约4.66MB目录结构完整、章节编号清晰便于按模块检索学习。目前已有3544人学习下载适合希望系统掌握SIwave仿真流程、补齐SI/PI理论短板的读者参考。1. 拿到这份 SIwave 中文培训手册我先把目录翻了三遍高速 PCB 设计做到 100MHz 以上信号完整性问题就不再是“玄学”了而是实打实的阻抗、反射、谐振在作祟。很多工程师第一次打开 SIwave 这类仿真工具时面对导入的 PCB 数据、层叠设置、端口定义往往不知道从哪下手——软件界面全是英文帮助文档又厚又偏理论搜到的教程要么太浅只讲界面要么太深直接跳到 SSN 仿真。这份《SIwave 中文培训手册》恰好卡在中间它从传输线、特性阻抗、反射系数这些基础概念讲起一路推到 PCB 前仿真、布线后 PI/SI 仿真、EMI 远场分析最后还附了 FAQ。手册正文里明确标注了“建议初学者跳过本节”的章节说明作者清楚哪些内容门槛陡增。适合谁刚接触 SIwave 的 PCB 设计工程师、需要补 SI/PI 理论但不想啃英文原版文档的从业者以及想用仿真手段提前发现电源地噪声问题的硬件团队。它不是软件操作大全而是一条从理论到仿真的完整链路。2. 从传输线到目标阻抗手册前两章的理论怎么落到参数上2.1 传输线效应什么时候必须考虑手册第 2.1 节给了一个很直观的对比台灯电源线 2 米长、50Hz 工作频率波长 6000 公里线长相对波长极短当成短路处理没问题但便携产品 PCB 上 100MHz 的信号就必须考虑传输线效应。这个判断依据是“器件物理尺寸或电气连接尺寸与信号波长可比拟”。实际工程中我一般用经验法则当互连长度超过信号有效频率对应波长的 1/10 时传输线效应不可忽略。有效频率取截止频率 Fknee 0.35 / Trise手册第 2.4 节专门讲了这个公式。比如上升沿 1ns 的信号Fknee 350MHz在 FR4 板材上对应波长约 400mm那么互连超过 40mm 就要按传输线处理。手册没有展开板材介电常数对波长的影响但这是实际仿真时必须输入的参数——SIwave 导入 PCB 后会自动从层叠中提取前提是层叠设置正确。2.2 特性阻抗为什么是 50 欧姆手册第 2.2 节解释了 50 欧姆的由来射频电缆在 70 多欧姆时传输损耗最小在 30 多欧姆时承受功率最大折中取 50 欧姆作为标准。这个“折中”是历史沿革不是物理定律。实际 PCB 设计中单端信号通常控制 50 欧姆差分信号控制 100 欧姆差分对两根线各 50 欧姆。手册强调特性阻抗是“瞬态阻抗”由传输线物理结构决定。在 SIwave 里做阻抗分析时软件会从层叠和走线几何中计算特性阻抗如果层叠参数填错阻抗曲线整体偏移后续的反射分析就全错了。我见过有人导入 PCB 后直接跑仿真结果 TDR 曲线在 30 欧姆附近查了半天发现是层叠里介质厚度填成了半固化片压合前的值。2.3 反射系数与 S 参数的工程含义手册第 2.3 节给出反射系数公式Γ (ZL - Z0) / (ZL Z0)。负载阻抗大于传输线阻抗时 Γ 0反射信号与入射同向叠加负载小于传输线阻抗时 Γ 0反向相减。这个符号约定在看 TDR 波形时很关键——正反射对应阻抗偏高负反射对应阻抗偏低。第 2.5 节引入 S 参数手册原文有一处表述需要留意它写“S11 和 S22 称插入损耗S21 和 S12 称为回波损耗”这与业界通用定义正好相反。通用定义是 S11/S22 为回波损耗反射S21/S12 为插入损耗传输。实际用 SIwave 看 S 参数时S21 曲线下降表示传输损耗增大S11 曲线峰值表示反射严重。建议以软件输出标签为准不要被手册这处笔误带偏。2.4 目标阻抗的计算与去耦电容选型手册第 2.8 节给了目标阻抗的计算示例3.3V 电源、允许波动 5%、电流 2A目标阻抗 (3.3 × 5%) / 2 82.5 毫欧。这个公式是 PDS 设计的核心约束整个电源供给系统从芯片端看进去的阻抗在关注频率范围内必须低于目标阻抗。第 2.9 节讲去耦电容的 ESLESRC 串联谐振模型谐振频率 f 1 / (2π√(ESL×C))。实际选电容时小容值电容谐振频率高大容值电容谐振频率低多颗不同容值并联可以拉平阻抗曲线。但手册没展开的是电容安装过孔的寄生电感往往比电容本身 ESL 还大在 SIwave 里做 PI 仿真时如果电容模型只填了理想 C 值仿真结果会过于乐观。常见做法是从电容厂商下载 S 参数模型或 RLC 模型导入。3. PCB 数据导入与预布局仿真从 PADS 到 SIwave 的完整操作链3.1 PADS 导出 asc 文件的三个关键设置手册第 3.1 节以 PADS 为例讲导入流程。第一步是在 PADS 中执行 Plane Connect 和 Hatch 操作路径是 Tools - Pour Manager。这一步不做覆铜信息不会写入导出文件SIwave 里看到的平面是残缺的。第二步在 Tools - Options - Split/Mixed Plane 中把 Save to PCB file 设为 All plane data。第三步 File - Export 输出 asc 文件时Format 选 PADS Layout V2005.2 以下Units 选 Current。手册明确写了当前 SIwave 3.5.2 版本只支持到 PADS2005用 PADS2007 以上版本导出的高版本格式会导入失败。这个版本限制是硬约束如果手头只有新版 PADS常见做法是另存为低版本格式再导出。# PADS 导出 asc 的操作路径手动菜单操作此处用注释记录关键步骤 # 1. Tools - Pour Manager - Plane Connect - Hatch # 2. Tools - Options - Split/Mixed Plane - Save to PCB file: All plane data # 3. File - Export - 选择 *.asc 路径 # 4. 弹出对话框中 Format 选 PADS Layout V2005.2 以下 # 5. Units 选 Current点击 OK上面是手动菜单操作没有命令行等价形式。逻辑说明Plane Connect 和 Hatch 确保覆铜被正确填充并记录连接关系All plane data 确保分割平面信息完整导出Format 降级是为了匹配 SIwave 3.5.2 的解析器版本。参数说明Units 选 Current 表示使用当前设计单位如果 PCB 设计用的是 mil导出后 SIwave 里也是 mil不需要额外换算。3.2 SIwave 导入与 Validation Check在 SIwave 中点击 File - Import - Mentor PADS Design选择 asc 文件后软件会要求为即将生成的 anf 文件指定名称和路径。导入完成后手册强调必须执行 Edit - Validation Check。这个检查会报告三类问题未连接的网络、重叠的平面、悬空的走线。我一般会重点关注“Unconnected nets”和“Overlapping planes”——前者可能是导入时丢失了连接信息后者会导致仿真时平面短路。检查通过后再进行下一步否则后续所有仿真结果都不可信。# SIwave 导入操作路径 # 1. File - Import - Mentor PADS Design # 2. 选择 *.asc 文件 # 3. 指定输出 *.anf 文件名称和路径 # 4. 导入完成后 Edit - Validation Check # 5. 查看报告修复 Unconnected nets 和 Overlapping planes逻辑说明anf 是 SIwave 的原生工程文件格式导入过程实质是把 asc 中的几何和网络信息翻译成 anf 格式。Validation Check 是仿真前的强制关卡跳过它等于把错误带入后续所有分析。参数说明导入时没有额外参数需要设置但 anf 文件路径建议不要有中文和空格否则某些版本会报错。3.3 层叠设计与平面分割的仿真前设置手册第 3.2.1 节讲层叠设计第 3.2.2 节讲平面分割。层叠设计在 SIwave 里通过 Edit - Layer Stackup 设置需要输入每层介质厚度、介电常数、损耗角正切以及铜箔厚度。这些参数直接决定特性阻抗和传输损耗的计算结果。平面分割在 PCB 设计阶段完成导入 SIwave 后可以在 Edit - Plane 中查看分割后的平面形状和网络分配。手册第 3.2.3 节讲添加去耦电容在 SIwave 里通过 Edit - Capacitor 添加需要指定电容的位置、容值、ESL、ESR。如果只填容值不填 ESL/ESR仿真结果会偏乐观。第 3.2.4 节讲仿真前参数设置主要是频率范围和扫频点数。谐振分析通常扫到 1GHz 或 2GHz点数 1000 左右可以兼顾精度和速度。参数项典型值影响介质厚度根据层叠设计直接决定特性阻抗介电常数FR4 约 4.2影响波长和阻抗损耗角正切FR4 约 0.02影响传输损耗扫频范围0-2GHz覆盖关注谐波扫频点数1000精度与速度折中3.4 谐振分析的仿真设置与结果解读手册第 3.2.5 节讲谐振分析。在 SIwave 中设置好层叠、平面、电容后选择 Simulation - Resonant Mode 运行。软件会计算电源地平面腔体的谐振频率和模式分布。结果以场图形式显示红色区域是电场强度高的位置。如果某个谐振频率落在目标阻抗关注的频段内且谐振位置靠近敏感芯片就需要调整平面形状或增加去耦电容。我一般会先跑一次无电容的谐振分析记录固有谐振频率再添加电容后对比谐振峰是否被压低。手册没有展开的是谐振模式分析只考虑无源结构不包含芯片的电流激励所以它告诉你“哪里容易振”但不告诉你“振起来有多严重”。后者需要阻抗分析或 SSN 仿真。4. 布线后 PI 与 SI 仿真阻抗、噪声、眼图与串扰的实操要点4.1 阻抗分析与谐振的关系手册第 4.1.2 节讲阻抗分析。在 SIwave 中设置端口后运行 Simulation - Impedance Scan得到 PDS 阻抗随频率变化的曲线。目标是把曲线压在目标阻抗线以下。谐振点处阻抗会出现峰值如果峰值超过目标阻抗说明该频段去耦不足。手册第 4.1.1 节讲谐振模式分析和退耦电容的作用两者结合看谐振分析告诉你固有谐振频率阻抗分析告诉你加电容后阻抗是否达标。我一般会迭代几次先看无电容阻抗曲线在峰值频段添加对应谐振频率的电容再看曲线是否压平。常见坑是电容添加位置离芯片太远过孔电感抵消了电容效果阻抗曲线几乎不变。# SIwave 阻抗分析操作路径 # 1. 在芯片电源引脚处添加端口Edit - Port # 2. Simulation - Impedance Scan # 3. 设置频率范围如 1MHz - 1GHz # 4. 运行后查看阻抗曲线 # 5. 对比目标阻抗线识别超标频段逻辑说明端口定义在芯片电源引脚和地之间模拟从芯片看进去的阻抗。扫频范围要覆盖芯片工作频率的谐波。参数说明端口阻抗通常设为 50 欧姆但 PDS 阻抗分析中端口是电压源激励实际设置按软件默认即可。目标阻抗线需要手动计算后输入。4.2 传导干扰分析与电压噪声测量手册第 4.1.3 节讲传导干扰分析和电压噪声测量。在 SIwave 中可以通过 Simulation - AC Analysis 或 Transient Analysis 进行。AC 分析给出频域噪声分布瞬态分析给出时域电压波动。手册把电压噪声和谐振关联起来谐振频率处噪声放大。实际测量时需要在芯片电源引脚处设置电压探针运行仿真后查看时域波形。如果噪声峰峰值超过允许范围如 5% 电源电压就需要调整去耦或平面设计。手册第 4.1.4 节是 SSN 仿真明确标注“建议初学者跳过”。SSN 涉及同步开关噪声需要芯片 I/O buffer 的 IBIS 模型和复杂的激励设置门槛较高。如果确实需要做建议先把手册前面的 PI 仿真跑通再回头啃。4.3 DC Voltage Drop 仿真的设置与判据手册第 4.2 节讲 DCIR drop 仿真。在 SIwave 中设置 Simulation - DC Voltage Drop需要指定电源网络的源端VRM 输出和负载端芯片电源引脚以及每路的电流值。软件计算直流压降和电流密度分布。判据通常是压降不超过电源电压的 3%-5%电流密度不超过铜箔的载流能力外层 1oz 铜约 1A/mil 线宽。我一般会先跑一遍看最大压降位置如果超标优先加宽走线或增加过孔。常见坑是电流值设得偏小仿真结果乐观实际板子压降超标。建议按芯片最大工作电流的 1.2 倍设置。# SIwave DCIR Drop 仿真操作路径 # 1. Simulation - DC Voltage Drop # 2. 选择电源网络 # 3. 指定源端VRM 输出引脚 # 4. 指定负载端芯片电源引脚及电流值 # 5. 运行后查看电压分布和电流密度逻辑说明DCIR 仿真是直流分析不考虑频率相关效应。源端和负载端的定义决定了电流路径。参数说明电流值按实际负载填写建议留 20% 余量。电压判据按芯片手册的电源容差确定。4.4 信号线参数抽取与 TDR 分析手册第 4.3.1 节讲信号线参数抽取第 4.3.2 节讲 TDR。在 SIwave 中信号线参数抽取通过 Simulation - SI - Extract 进行得到传输线的 RLCG 参数或 S 参数。TDR 分析通过 Simulation - TDR 进行得到阻抗随位置变化的曲线。TDR 曲线中阻抗偏离 50 欧姆的位置对应走线几何变化处过孔、跨分割、线宽变化。我一般用 TDR 定位阻抗不连续点然后回 PCB 设计里修改。手册第 4.3.3 节讲信号完整性与串扰仿真第 4.3.4 节讲差分信号参数提取和眼图仿真。眼图仿真需要设置激励信号PRBS 码型、上升沿时间、幅度运行后查看眼高、眼宽、抖动。串扰仿真需要设置攻击线和受害线查看远端串扰和近端串扰幅度。4.5 EMI 远场辐射分析与频变源设置手册第 4.4.1 节讲 PCB 远场辐射分析。在 SIwave 中设置 Simulation - EMI - Far Field需要指定辐射源通常是电源地平面上的电压噪声或信号线上的电流。软件计算远场辐射方向图和场强。判据参考 CISPR 或 FCC 标准。手册第 4.4.2 节讲频变源加入标注“建议初学者跳过”。频变源需要导入芯片的电流频谱数据设置复杂。如果只做定性分析可以用软件内置的激励源。第 5 章讲与机箱/机柜的协同设计涉及整机屏蔽效能分析需要导入机箱结构模型。5. 避坑与排查导入失败、仿真不收敛、结果反直觉的五个血泪经验5.1 导入后 Validation Check 报大量 Unconnected Nets现象PADS 导出的 asc 文件导入 SIwave 后Validation Check 报告几百个未连接网络。原因PADS 导出时没有执行 Plane Connect 和 Hatch覆铜信息丢失导致平面网络断开。解决回到 PADSTools - Pour Manager 中依次执行 Plane Connect 和 Hatch确认覆铜填充完整后再导出。如果已经导入删除 anf 文件重新导入。5.2 阻抗曲线整体偏低或偏高现象PDS 阻抗仿真结果与预期偏差大整体平移。原因层叠设置中介质厚度或介电常数填错。比如把半固化片压合后的厚度填成了压合前的值或者介电常数用了低频值而非高频值。解决核对 PCB 厂提供的层叠报告确认每层介质厚度和介电常数。FR4 在 1GHz 时介电常数约 4.2损耗角正切约 0.02。修改后重新跑仿真。5.3 谐振分析看不到明显谐振峰现象运行谐振分析后场图显示均匀没有明显谐振模式。原因频率范围设置过窄固有谐振频率不在扫描范围内或者平面被分割成多个小区域每个区域谐振频率很高。解决扩大扫频范围到 2GHz 或更高检查平面分割是否合理。如果平面被过度分割考虑合并或调整分割线。5.4 眼图仿真结果完全闭合现象眼图仿真跑完眼高几乎为零眼图闭合。原因激励信号上升沿时间设置过慢或者传输线损耗模型缺失。比如上升沿设成了 1ns 但实际信号是 100ps或者层叠中没有设置损耗角正切导致损耗为零。解决按芯片手册设置上升沿时间确认层叠中损耗角正切已填写。如果传输线很长检查是否包含了过孔模型。5.5 DCIR Drop 仿真结果压降为零现象DC Voltage Drop 仿真跑完电压分布均匀压降接近零。原因源端和负载端定义在同一网络上但没有电流路径或者电流值设为零。解决检查源端和负载端是否分别定义在 VRM 输出和芯片电源引脚确认电流值非零。如果电源平面被分割确认源和负载在同一分割区域内。6. 把手册用成工具书我的仿真检查清单与一个收敛技巧手册最后一章是 FAQ但真正让这份资料发挥价值的是把它当成检查清单来用。我现在的习惯是每次新项目导入 PCB 后按手册第 3 章的流程走一遍——Plane Connect 和 Hatch、导出 asc、导入 SIwave、Validation Check、层叠设置、平面检查、电容添加、谐振分析。这一套走完基本能排除 80% 的导入和设置问题。然后按第 4 章的顺序做 PI 仿真先谐振分析看固有频率再阻抗分析看是否达标最后 DCIR drop 看直流压降。SI 仿真放在 PI 之后因为信号线的参考平面就是电源地平面PI 没做好SI 结果也不可信。关于仿真收敛手册没有专门讲但我在实践中遇到最多的是扫频点数不够导致曲线毛刺。SIwave 默认扫频点数可能只有 100 或 200对于谐振峰尖锐的平面这个点数会漏掉峰值。我一般把点数设到 1000 以上频率范围覆盖到 2GHz。代价是仿真时间变长但一次跑对比反复跑更省时间。另一个技巧是先跑一个宽频粗扫定位谐振频段再在谐振频段附近做窄带细扫。这样兼顾速度和精度。检查项操作路径通过标准覆铜填充PADS Pour ManagerPlane Connect 和 Hatch 完成导出格式PADS ExportV2005.2 以下Units Current导入检查SIwave Validation Check无 Unconnected nets层叠设置Edit - Layer Stackup厚度和介电常数与板厂一致谐振分析Simulation - Resonant Mode谐振峰不在关注频段阻抗分析Simulation - Impedance Scan曲线低于目标阻抗DCIR DropSimulation - DC Voltage Drop压降小于 5%手册第 4.1.4 节和第 4.4.2 节标注了“建议初学者跳过”我的建议是如果你刚接触 SIwave确实可以先跳过 SSN 和频变源把前面的 PI/SI 基础仿真跑熟。但如果你已经做过几个项目这两节反而是进阶的关键——SSN 是电源噪声的根源频变源是 EMI 精确分析的前提。手册的 FAQ 部分虽然只有一页但覆盖了常见报错和操作疑问遇到问题时先翻 FAQ 再搜论坛。从那以后我每次导入新 PCB都强制走一遍 Validation Check 和层叠核对绝不跳过。这两个步骤花十分钟能省掉后面几小时的排查。希望帮到你。本文还有配套的精品资源点击获取
简介SIwave中文培训手册面向从事高速PCB设计的工程师与电子相关专业学习者聚焦信号完整性与电源完整性仿真这一核心技能帮助读者从理论概念过渡到软件实操。手册从现代PCB设计挑战切入系统讲解传输线、特性阻抗、反射系数、截止频率、S参数、同步开关噪声、PDS目标阻抗与去耦电容等基础概念并梳理SI/PI与EMI之间的关联。随后进入软件操作层面涵盖PCB数据导入与检查、层叠设计、平面分割、去耦电容添加、参数设置与谐振分析等前仿真内容以及布线后的PI仿真、DCIR压降分析、TDR、串扰、差分信号与眼图仿真、远场辐射分析等进阶模块。资源包为1个PDF文件大小约4.66MB目录结构完整、章节编号清晰便于按模块检索学习。目前已有3544人学习下载适合希望系统掌握SIwave仿真流程、补齐SI/PI理论短板的读者参考。1. 拿到这份 SIwave 中文培训手册我先把目录翻了三遍高速 PCB 设计做到 100MHz 以上信号完整性问题就不再是“玄学”了而是实打实的阻抗、反射、谐振在作祟。很多工程师第一次打开 SIwave 这类仿真工具时面对导入的 PCB 数据、层叠设置、端口定义往往不知道从哪下手——软件界面全是英文帮助文档又厚又偏理论搜到的教程要么太浅只讲界面要么太深直接跳到 SSN 仿真。这份《SIwave 中文培训手册》恰好卡在中间它从传输线、特性阻抗、反射系数这些基础概念讲起一路推到 PCB 前仿真、布线后 PI/SI 仿真、EMI 远场分析最后还附了 FAQ。手册正文里明确标注了“建议初学者跳过本节”的章节说明作者清楚哪些内容门槛陡增。适合谁刚接触 SIwave 的 PCB 设计工程师、需要补 SI/PI 理论但不想啃英文原版文档的从业者以及想用仿真手段提前发现电源地噪声问题的硬件团队。它不是软件操作大全而是一条从理论到仿真的完整链路。2. 从传输线到目标阻抗手册前两章的理论怎么落到参数上2.1 传输线效应什么时候必须考虑手册第 2.1 节给了一个很直观的对比台灯电源线 2 米长、50Hz 工作频率波长 6000 公里线长相对波长极短当成短路处理没问题但便携产品 PCB 上 100MHz 的信号就必须考虑传输线效应。这个判断依据是“器件物理尺寸或电气连接尺寸与信号波长可比拟”。实际工程中我一般用经验法则当互连长度超过信号有效频率对应波长的 1/10 时传输线效应不可忽略。有效频率取截止频率 Fknee 0.35 / Trise手册第 2.4 节专门讲了这个公式。比如上升沿 1ns 的信号Fknee 350MHz在 FR4 板材上对应波长约 400mm那么互连超过 40mm 就要按传输线处理。手册没有展开板材介电常数对波长的影响但这是实际仿真时必须输入的参数——SIwave 导入 PCB 后会自动从层叠中提取前提是层叠设置正确。2.2 特性阻抗为什么是 50 欧姆手册第 2.2 节解释了 50 欧姆的由来射频电缆在 70 多欧姆时传输损耗最小在 30 多欧姆时承受功率最大折中取 50 欧姆作为标准。这个“折中”是历史沿革不是物理定律。实际 PCB 设计中单端信号通常控制 50 欧姆差分信号控制 100 欧姆差分对两根线各 50 欧姆。手册强调特性阻抗是“瞬态阻抗”由传输线物理结构决定。在 SIwave 里做阻抗分析时软件会从层叠和走线几何中计算特性阻抗如果层叠参数填错阻抗曲线整体偏移后续的反射分析就全错了。我见过有人导入 PCB 后直接跑仿真结果 TDR 曲线在 30 欧姆附近查了半天发现是层叠里介质厚度填成了半固化片压合前的值。2.3 反射系数与 S 参数的工程含义手册第 2.3 节给出反射系数公式Γ (ZL - Z0) / (ZL Z0)。负载阻抗大于传输线阻抗时 Γ 0反射信号与入射同向叠加负载小于传输线阻抗时 Γ 0反向相减。这个符号约定在看 TDR 波形时很关键——正反射对应阻抗偏高负反射对应阻抗偏低。第 2.5 节引入 S 参数手册原文有一处表述需要留意它写“S11 和 S22 称插入损耗S21 和 S12 称为回波损耗”这与业界通用定义正好相反。通用定义是 S11/S22 为回波损耗反射S21/S12 为插入损耗传输。实际用 SIwave 看 S 参数时S21 曲线下降表示传输损耗增大S11 曲线峰值表示反射严重。建议以软件输出标签为准不要被手册这处笔误带偏。2.4 目标阻抗的计算与去耦电容选型手册第 2.8 节给了目标阻抗的计算示例3.3V 电源、允许波动 5%、电流 2A目标阻抗 (3.3 × 5%) / 2 82.5 毫欧。这个公式是 PDS 设计的核心约束整个电源供给系统从芯片端看进去的阻抗在关注频率范围内必须低于目标阻抗。第 2.9 节讲去耦电容的 ESLESRC 串联谐振模型谐振频率 f 1 / (2π√(ESL×C))。实际选电容时小容值电容谐振频率高大容值电容谐振频率低多颗不同容值并联可以拉平阻抗曲线。但手册没展开的是电容安装过孔的寄生电感往往比电容本身 ESL 还大在 SIwave 里做 PI 仿真时如果电容模型只填了理想 C 值仿真结果会过于乐观。常见做法是从电容厂商下载 S 参数模型或 RLC 模型导入。3. PCB 数据导入与预布局仿真从 PADS 到 SIwave 的完整操作链3.1 PADS 导出 asc 文件的三个关键设置手册第 3.1 节以 PADS 为例讲导入流程。第一步是在 PADS 中执行 Plane Connect 和 Hatch 操作路径是 Tools - Pour Manager。这一步不做覆铜信息不会写入导出文件SIwave 里看到的平面是残缺的。第二步在 Tools - Options - Split/Mixed Plane 中把 Save to PCB file 设为 All plane data。第三步 File - Export 输出 asc 文件时Format 选 PADS Layout V2005.2 以下Units 选 Current。手册明确写了当前 SIwave 3.5.2 版本只支持到 PADS2005用 PADS2007 以上版本导出的高版本格式会导入失败。这个版本限制是硬约束如果手头只有新版 PADS常见做法是另存为低版本格式再导出。# PADS 导出 asc 的操作路径手动菜单操作此处用注释记录关键步骤 # 1. Tools - Pour Manager - Plane Connect - Hatch # 2. Tools - Options - Split/Mixed Plane - Save to PCB file: All plane data # 3. File - Export - 选择 *.asc 路径 # 4. 弹出对话框中 Format 选 PADS Layout V2005.2 以下 # 5. Units 选 Current点击 OK上面是手动菜单操作没有命令行等价形式。逻辑说明Plane Connect 和 Hatch 确保覆铜被正确填充并记录连接关系All plane data 确保分割平面信息完整导出Format 降级是为了匹配 SIwave 3.5.2 的解析器版本。参数说明Units 选 Current 表示使用当前设计单位如果 PCB 设计用的是 mil导出后 SIwave 里也是 mil不需要额外换算。3.2 SIwave 导入与 Validation Check在 SIwave 中点击 File - Import - Mentor PADS Design选择 asc 文件后软件会要求为即将生成的 anf 文件指定名称和路径。导入完成后手册强调必须执行 Edit - Validation Check。这个检查会报告三类问题未连接的网络、重叠的平面、悬空的走线。我一般会重点关注“Unconnected nets”和“Overlapping planes”——前者可能是导入时丢失了连接信息后者会导致仿真时平面短路。检查通过后再进行下一步否则后续所有仿真结果都不可信。# SIwave 导入操作路径 # 1. File - Import - Mentor PADS Design # 2. 选择 *.asc 文件 # 3. 指定输出 *.anf 文件名称和路径 # 4. 导入完成后 Edit - Validation Check # 5. 查看报告修复 Unconnected nets 和 Overlapping planes逻辑说明anf 是 SIwave 的原生工程文件格式导入过程实质是把 asc 中的几何和网络信息翻译成 anf 格式。Validation Check 是仿真前的强制关卡跳过它等于把错误带入后续所有分析。参数说明导入时没有额外参数需要设置但 anf 文件路径建议不要有中文和空格否则某些版本会报错。3.3 层叠设计与平面分割的仿真前设置手册第 3.2.1 节讲层叠设计第 3.2.2 节讲平面分割。层叠设计在 SIwave 里通过 Edit - Layer Stackup 设置需要输入每层介质厚度、介电常数、损耗角正切以及铜箔厚度。这些参数直接决定特性阻抗和传输损耗的计算结果。平面分割在 PCB 设计阶段完成导入 SIwave 后可以在 Edit - Plane 中查看分割后的平面形状和网络分配。手册第 3.2.3 节讲添加去耦电容在 SIwave 里通过 Edit - Capacitor 添加需要指定电容的位置、容值、ESL、ESR。如果只填容值不填 ESL/ESR仿真结果会偏乐观。第 3.2.4 节讲仿真前参数设置主要是频率范围和扫频点数。谐振分析通常扫到 1GHz 或 2GHz点数 1000 左右可以兼顾精度和速度。参数项典型值影响介质厚度根据层叠设计直接决定特性阻抗介电常数FR4 约 4.2影响波长和阻抗损耗角正切FR4 约 0.02影响传输损耗扫频范围0-2GHz覆盖关注谐波扫频点数1000精度与速度折中3.4 谐振分析的仿真设置与结果解读手册第 3.2.5 节讲谐振分析。在 SIwave 中设置好层叠、平面、电容后选择 Simulation - Resonant Mode 运行。软件会计算电源地平面腔体的谐振频率和模式分布。结果以场图形式显示红色区域是电场强度高的位置。如果某个谐振频率落在目标阻抗关注的频段内且谐振位置靠近敏感芯片就需要调整平面形状或增加去耦电容。我一般会先跑一次无电容的谐振分析记录固有谐振频率再添加电容后对比谐振峰是否被压低。手册没有展开的是谐振模式分析只考虑无源结构不包含芯片的电流激励所以它告诉你“哪里容易振”但不告诉你“振起来有多严重”。后者需要阻抗分析或 SSN 仿真。4. 布线后 PI 与 SI 仿真阻抗、噪声、眼图与串扰的实操要点4.1 阻抗分析与谐振的关系手册第 4.1.2 节讲阻抗分析。在 SIwave 中设置端口后运行 Simulation - Impedance Scan得到 PDS 阻抗随频率变化的曲线。目标是把曲线压在目标阻抗线以下。谐振点处阻抗会出现峰值如果峰值超过目标阻抗说明该频段去耦不足。手册第 4.1.1 节讲谐振模式分析和退耦电容的作用两者结合看谐振分析告诉你固有谐振频率阻抗分析告诉你加电容后阻抗是否达标。我一般会迭代几次先看无电容阻抗曲线在峰值频段添加对应谐振频率的电容再看曲线是否压平。常见坑是电容添加位置离芯片太远过孔电感抵消了电容效果阻抗曲线几乎不变。# SIwave 阻抗分析操作路径 # 1. 在芯片电源引脚处添加端口Edit - Port # 2. Simulation - Impedance Scan # 3. 设置频率范围如 1MHz - 1GHz # 4. 运行后查看阻抗曲线 # 5. 对比目标阻抗线识别超标频段逻辑说明端口定义在芯片电源引脚和地之间模拟从芯片看进去的阻抗。扫频范围要覆盖芯片工作频率的谐波。参数说明端口阻抗通常设为 50 欧姆但 PDS 阻抗分析中端口是电压源激励实际设置按软件默认即可。目标阻抗线需要手动计算后输入。4.2 传导干扰分析与电压噪声测量手册第 4.1.3 节讲传导干扰分析和电压噪声测量。在 SIwave 中可以通过 Simulation - AC Analysis 或 Transient Analysis 进行。AC 分析给出频域噪声分布瞬态分析给出时域电压波动。手册把电压噪声和谐振关联起来谐振频率处噪声放大。实际测量时需要在芯片电源引脚处设置电压探针运行仿真后查看时域波形。如果噪声峰峰值超过允许范围如 5% 电源电压就需要调整去耦或平面设计。手册第 4.1.4 节是 SSN 仿真明确标注“建议初学者跳过”。SSN 涉及同步开关噪声需要芯片 I/O buffer 的 IBIS 模型和复杂的激励设置门槛较高。如果确实需要做建议先把手册前面的 PI 仿真跑通再回头啃。4.3 DC Voltage Drop 仿真的设置与判据手册第 4.2 节讲 DCIR drop 仿真。在 SIwave 中设置 Simulation - DC Voltage Drop需要指定电源网络的源端VRM 输出和负载端芯片电源引脚以及每路的电流值。软件计算直流压降和电流密度分布。判据通常是压降不超过电源电压的 3%-5%电流密度不超过铜箔的载流能力外层 1oz 铜约 1A/mil 线宽。我一般会先跑一遍看最大压降位置如果超标优先加宽走线或增加过孔。常见坑是电流值设得偏小仿真结果乐观实际板子压降超标。建议按芯片最大工作电流的 1.2 倍设置。# SIwave DCIR Drop 仿真操作路径 # 1. Simulation - DC Voltage Drop # 2. 选择电源网络 # 3. 指定源端VRM 输出引脚 # 4. 指定负载端芯片电源引脚及电流值 # 5. 运行后查看电压分布和电流密度逻辑说明DCIR 仿真是直流分析不考虑频率相关效应。源端和负载端的定义决定了电流路径。参数说明电流值按实际负载填写建议留 20% 余量。电压判据按芯片手册的电源容差确定。4.4 信号线参数抽取与 TDR 分析手册第 4.3.1 节讲信号线参数抽取第 4.3.2 节讲 TDR。在 SIwave 中信号线参数抽取通过 Simulation - SI - Extract 进行得到传输线的 RLCG 参数或 S 参数。TDR 分析通过 Simulation - TDR 进行得到阻抗随位置变化的曲线。TDR 曲线中阻抗偏离 50 欧姆的位置对应走线几何变化处过孔、跨分割、线宽变化。我一般用 TDR 定位阻抗不连续点然后回 PCB 设计里修改。手册第 4.3.3 节讲信号完整性与串扰仿真第 4.3.4 节讲差分信号参数提取和眼图仿真。眼图仿真需要设置激励信号PRBS 码型、上升沿时间、幅度运行后查看眼高、眼宽、抖动。串扰仿真需要设置攻击线和受害线查看远端串扰和近端串扰幅度。4.5 EMI 远场辐射分析与频变源设置手册第 4.4.1 节讲 PCB 远场辐射分析。在 SIwave 中设置 Simulation - EMI - Far Field需要指定辐射源通常是电源地平面上的电压噪声或信号线上的电流。软件计算远场辐射方向图和场强。判据参考 CISPR 或 FCC 标准。手册第 4.4.2 节讲频变源加入标注“建议初学者跳过”。频变源需要导入芯片的电流频谱数据设置复杂。如果只做定性分析可以用软件内置的激励源。第 5 章讲与机箱/机柜的协同设计涉及整机屏蔽效能分析需要导入机箱结构模型。5. 避坑与排查导入失败、仿真不收敛、结果反直觉的五个血泪经验5.1 导入后 Validation Check 报大量 Unconnected Nets现象PADS 导出的 asc 文件导入 SIwave 后Validation Check 报告几百个未连接网络。原因PADS 导出时没有执行 Plane Connect 和 Hatch覆铜信息丢失导致平面网络断开。解决回到 PADSTools - Pour Manager 中依次执行 Plane Connect 和 Hatch确认覆铜填充完整后再导出。如果已经导入删除 anf 文件重新导入。5.2 阻抗曲线整体偏低或偏高现象PDS 阻抗仿真结果与预期偏差大整体平移。原因层叠设置中介质厚度或介电常数填错。比如把半固化片压合后的厚度填成了压合前的值或者介电常数用了低频值而非高频值。解决核对 PCB 厂提供的层叠报告确认每层介质厚度和介电常数。FR4 在 1GHz 时介电常数约 4.2损耗角正切约 0.02。修改后重新跑仿真。5.3 谐振分析看不到明显谐振峰现象运行谐振分析后场图显示均匀没有明显谐振模式。原因频率范围设置过窄固有谐振频率不在扫描范围内或者平面被分割成多个小区域每个区域谐振频率很高。解决扩大扫频范围到 2GHz 或更高检查平面分割是否合理。如果平面被过度分割考虑合并或调整分割线。5.4 眼图仿真结果完全闭合现象眼图仿真跑完眼高几乎为零眼图闭合。原因激励信号上升沿时间设置过慢或者传输线损耗模型缺失。比如上升沿设成了 1ns 但实际信号是 100ps或者层叠中没有设置损耗角正切导致损耗为零。解决按芯片手册设置上升沿时间确认层叠中损耗角正切已填写。如果传输线很长检查是否包含了过孔模型。5.5 DCIR Drop 仿真结果压降为零现象DC Voltage Drop 仿真跑完电压分布均匀压降接近零。原因源端和负载端定义在同一网络上但没有电流路径或者电流值设为零。解决检查源端和负载端是否分别定义在 VRM 输出和芯片电源引脚确认电流值非零。如果电源平面被分割确认源和负载在同一分割区域内。6. 把手册用成工具书我的仿真检查清单与一个收敛技巧手册最后一章是 FAQ但真正让这份资料发挥价值的是把它当成检查清单来用。我现在的习惯是每次新项目导入 PCB 后按手册第 3 章的流程走一遍——Plane Connect 和 Hatch、导出 asc、导入 SIwave、Validation Check、层叠设置、平面检查、电容添加、谐振分析。这一套走完基本能排除 80% 的导入和设置问题。然后按第 4 章的顺序做 PI 仿真先谐振分析看固有频率再阻抗分析看是否达标最后 DCIR drop 看直流压降。SI 仿真放在 PI 之后因为信号线的参考平面就是电源地平面PI 没做好SI 结果也不可信。关于仿真收敛手册没有专门讲但我在实践中遇到最多的是扫频点数不够导致曲线毛刺。SIwave 默认扫频点数可能只有 100 或 200对于谐振峰尖锐的平面这个点数会漏掉峰值。我一般把点数设到 1000 以上频率范围覆盖到 2GHz。代价是仿真时间变长但一次跑对比反复跑更省时间。另一个技巧是先跑一个宽频粗扫定位谐振频段再在谐振频段附近做窄带细扫。这样兼顾速度和精度。检查项操作路径通过标准覆铜填充PADS Pour ManagerPlane Connect 和 Hatch 完成导出格式PADS ExportV2005.2 以下Units Current导入检查SIwave Validation Check无 Unconnected nets层叠设置Edit - Layer Stackup厚度和介电常数与板厂一致谐振分析Simulation - Resonant Mode谐振峰不在关注频段阻抗分析Simulation - Impedance Scan曲线低于目标阻抗DCIR DropSimulation - DC Voltage Drop压降小于 5%手册第 4.1.4 节和第 4.4.2 节标注了“建议初学者跳过”我的建议是如果你刚接触 SIwave确实可以先跳过 SSN 和频变源把前面的 PI/SI 基础仿真跑熟。但如果你已经做过几个项目这两节反而是进阶的关键——SSN 是电源噪声的根源频变源是 EMI 精确分析的前提。手册的 FAQ 部分虽然只有一页但覆盖了常见报错和操作疑问遇到问题时先翻 FAQ 再搜论坛。从那以后我每次导入新 PCB都强制走一遍 Validation Check 和层叠核对绝不跳过。这两个步骤花十分钟能省掉后面几小时的排查。希望帮到你。本文还有配套的精品资源点击获取
