简介围绕24C256存储器的说明与使用展开面向使用I2C接口EEPROM的嵌入式初学者、电子设计人员及需要排查存储地址问题的开发者重点厘清容量、页地址与页内地址关系以及连续存储模式下的常见误区。内容涵盖24C256的512×64存储结构、16位地址管理与有效位划分、数据传输控制、连续写入越页导致覆盖的原因及按64/32/16/8/4/2分块存储、不足补零的处理办法并结合MSP430F449给出IIC延时、启动、停止、发送0/1、单字符收发与应答检查等基本控制模块便于对照理解底层时序和程序组织。资源包共1个doc文件约33KB篇幅集中、主题明确适合作为24C256调试与课程学习的参考笔记。已有1916人学习可帮助读者快速建立地址规划思路并减少连续存储出错。1. 一块 32KB 的 I2C EEPROM为什么最容易死在地址上24C256 这颗料在板子上躺了十几年容量 32768 字节I2C 接口两线搞定看起来是最没有技术含量的外设。但我见过太多项目在它身上翻车采集程序每次写 30 字节从地址 55 开始连续写回读的时候前 8 个字节是对的第 9 个字节凭空变成了第 0 个字节的内容。查了半天代码I2C 波形也干净最后发现问题根本不在协议层——24C256 的 32KB 不是一段可以随便跨的线性地址空间它被切成 512 个 64 字节的页页内地址会自动累加跨页不会进位而是回卷覆盖。这份中文资料讲的正是这件事24C256 的地址位域怎么划分、页写回卷为什么发生、连续写模式下为什么块大小只能是 64/32/16/8/4/2以及一套在 MSP430F449 上用 GPIO 模拟 I2C 的完整控制代码。适合已经能把字节写进去、但数据偶尔对不上的嵌入式开发者也适合第一次接手 EEPROM 驱动、想一次把地址模型搞明白的新手。协议本身不难难的是那些藏在数据手册第 8 页、只有踩过才知道的边界。2. 把地址模型拆开512 页 × 64 字节怎么落到 16 位地址上地址错乱这件事90% 的根因是脑子里没有一张位域图。写驱动之前先把这张图刻进去后面所有问题都会变得可解释。2.1 从 32768 字节反推 15 位有效地址24C256 的容量是 32768 字节也就是 2 的 15 次方。这意味着地址线只需要 15 根但芯片接收的是两个字节共 16 位的地址最高位 A15 是无效的写 0 写 1 都不影响寻址结果。有效的 15 位再往下切低 6 位A5~A0是页内偏移范围 0~63高 9 位A14~A6是页号范围 0~511。512 页乘以每页 64 字节正好 32768。这个切法不是设计者随手定的它直接对应芯片内部的地址计数器结构——低 6 位是一个 6 位循环计数器高 9 位是一个独立的 9 位页计数器两者在页写时行为完全不同。位域位宽取值范围含义行为A14~A690~511页号页写时不变只有收到停止位后才整体更新A5~A060~63页内偏移每写一个字节自增到 63 后回卷到 0A151—无效位芯片忽略地址字节 18—器件地址 R/W0xA2 写 / 0xA3 读取决于 A2A1A0 引脚地址字节 2、3160x0000~0x7FFF存储地址高字节、低字节高字节先发表里最后两行值得单独说一句。很多人第一次写 24C256 会顺手照抄 24C02 的代码只发一个地址字节结果数据写到了完全不相干的位置。24C02 的地址是 8 位的直接塞在器件地址字节的低位里24C256 容量超过了 8 位能表达的范围必须老老实实发两个地址字节先高后低。2.2 页写回卷地址 63 再写一个字节会发生什么这是整份资料里最核心的一段。24C256 支持页写一次起始条件之后可以连续送最多 64 个数据字节芯片内部会自动递增地址省掉每个字节的地址开销。但那个 6 位页内计数器是循环的。假设当前地址是 63也就是第 0 页的最后一个字节。你在这个位置连续写 3 个字节芯片的实际行为是第 1 个字节落在 63第 2 个字节计数器回卷落在 0第 3 个字节落在 1。本来想写到 64、65 的数据把第 0 页开头的两个字节覆盖了。更阴险的是这个覆盖过程不会报错ACK 一切正常你回读地址 63 也确实读到了刚写的值只有去读地址 0 和 1 的时候才会发现老数据没了。原文举的 11 字节例子更典型起始地址 0每次写 11 字节地址序列是 0、11、22、33、44、55、66。看上去每次都在递增但第 6 次从 55 开始写 11 个字节需要 55~65 这段空间而 55 所在页只剩 55~63 共 9 个字节写到 63 之后计数器回卷到 0剩下的 2 个字节覆盖了本页开头。前 5 次全部正确第 6 次静默出错。提示这个错误只跟起始地址和单次长度有关跟总数据量无关。哪怕你只写这 11 个字节只要起始地址是 55一样会回卷。2.3 用位运算把页号和页内偏移算出来理解了位域代码就是三行。我一般会在驱动头文件里放这几个宏后面所有逻辑都基于它们避免到处出现裸的 64 和 0x3F。/* 24C256 地址模型15 位有效地址高 9 位页号低 6 位页内偏移 */ #define EE_PAGE_SIZE 64u /* 每页字节数 */ #define EE_PAGE_MASK 0x3Fu /* 低 6 位掩码 */ #define EE_TOTAL_SIZE 32768u /* 总容量 */ #define EE_MAX_ADDR (EE_TOTAL_SIZE - 1u) /* 取页号等价于 addr / 64编译器会自动优化成右移 */ static inline unsigned int ee_page_of(unsigned int addr) { return addr 6; } /* 取页内偏移等价于 addr % 64 */ static inline unsigned int ee_offset_of(unsigned int addr) { return addr EE_PAGE_MASK; } /* 当前页还剩多少字节可以安全写入用于分页切分 */ static inline unsigned int ee_room_in_page(unsigned int addr) { return EE_PAGE_SIZE - (addr EE_PAGE_MASK); }这几行的逻辑很直白关键在ee_room_in_page。它的返回值就是你这一次页写最多能塞多少字节超过这个数就必须停下来发停止位、等写周期、再重新发起始条件。后面第 4 章的安全写函数完全建立在这个函数上。参数说明addr是 0~32767 的线性偏移不是物理页号加偏移的拼接值。有人喜欢在业务层直接传(page 6) | offset那样也能用但两套表示法混在一起非常容易出错建议全工程统一用线性偏移需要拆页的时候再调ee_page_of。2.4 块大小为什么只能是 64、32、16、8、4、2原文给出的结论是连续存储模式下存储块大小必须是 64、32、16、8、4、2此外都不能用连续地址。这个结论听着像经验之谈其实有严格的数学依据。设块大小为 s第 k 块的起始地址是 k×s。要保证任何一块都不跨页需要 k×s 到 k×ss-1 这段区间完全落在同一个 64 字节页内也就是(k×s) mod 64 s ≤ 64对任意 k 成立。当且仅当 s 能整除 64 时(k×s) mod 64的取值集合是 {0, s, 2s, ...}最大值是 64-s加上 s 正好等于 64永远不越界。能整除 64 的正整数只有 1、2、4、8、16、32、64 这七个。反过来说s11 时(5×11) mod 64 5555116664第 6 块必然跨页。s30 时(2×30) mod 64 60603090第 3 块必然跨页。原文给的工程处理办法很实用如果每次采集的有效数据是 30 字节不要按 30 存按 32 存不足的补零。这样每个记录严格对齐到 32 字节边界起始地址永远是 32 的倍数永远不会跨页读取的时候按 32 步进、只取前 30 个有效字节就行。浪费 2 个字节换掉一整类 bug这笔买卖很划算。/* 采集记录按 2 的幂对齐存储有效 30 字节实际占 32 字节 */ #define REC_VALID_LEN 30u #define REC_SLOT_LEN 32u /* 必须是能整除 64 的 2 的幂 */ /* 第 idx 条记录的起始地址天然页对齐 */ static inline unsigned int rec_addr(unsigned int idx) { return idx * REC_SLOT_LEN; /* 最大 idx 32768/32 - 1 1023 */ } /* 写入一条记录先补零到 32 字节再整块写绝不跨页 */ int rec_save(unsigned int idx, const unsigned char *data) { unsigned char slot[REC_SLOT_LEN]; unsigned int i; if (idx * REC_SLOT_LEN EE_TOTAL_SIZE) { return -1; /* 越界保护别省这一步 */ } for (i 0; i REC_VALID_LEN; i) { slot[i] data[i]; } for (; i REC_SLOT_LEN; i) { slot[i] 0x00; /* 补零保证回读时尾部可判别 */ } return ee_write(rec_addr(idx), slot, REC_SLOT_LEN); }这段代码的关键不是补零本身而是REC_SLOT_LEN的取值约束。它一旦被改成 30整个对齐前提就崩了所以我在注释里明确写了必须是能整除 64 的 2 的幂。团队协作里注释比代码更值钱。3. 用 GPIO 模拟 I2C那套 MSP430 代码逐段拆开看资料里给的驱动没有用硬件 I2C 外设而是拿 P2 口的两个引脚手动翻转电平。这种写法在老项目和引脚紧张的板子上极其常见好处是端口随便挑、时序完全可控坏处是所有时序细节都得自己扛。3.1 为什么用 P2DIR 而不是 P2OUT 控制电平这是这份代码最容易被误读的地方。MSP430 的 GPIO 是准双向结构P2DIR寄存器控制方向置 1 是输出清 0 是输入。代码里从来没往P2OUT写过 1全部靠切换方向来实现释放总线和拉低总线两种状态。P2DIR 0xFD清 bit1P2.1 变输入高阻态SDA 被外部上拉电阻拉高等效于输出 1。P2DIR | 0x02置 bit1P2.1 变输出此时输出电平由P2OUT决定。代码在初始化时执行了P2OUT 0xF9把 bit1 和 bit2 都清成了 0所以输出就是低电平等效于输出 0。P2OUT 0xF9这一句很多人会漏掉。如果P2OUT的 bit1 是 1那么P2DIR | 0x02之后引脚输出的是高电平而不是低电平整个 I2C 波形全反从机根本不会应答。0xF9 的二进制是 1111_1001正好清掉 bit1SDA和 bit2SCL。引脚位宏值角色释放总线输入拉低总线输出 0P2.1BIT10x02SDAP2DIR 0xFDP2DIRP2.2BIT20x04SCLP2DIR 0xFBP2DIR注意0xFD是 1111_11010xFB是 1111_1011两个掩码都是只清自己那一位、不影响别人。这种写法在同时操作多个引脚时是必须的用P2DIR 0xFD这种直接赋值会把别的位一起冲掉。3.2 起始位、停止位和单bit 写入起始位和停止位的定义是SCL 为高期间 SDA 发生跳变。起始是 SDA 由高变低停止是 SDA 由低变高。代码严格按这个来/* 起始条件SCL 高电平期间SDA 由高变低 */ void start_IIC(void) { P2OUT 0xF9; /* 先把输出锁存器清零保证后面拉低是真的低 */ P2DIR 0xFD; /* 释放 SDA - 上拉为高 */ P2DIR 0xFB; /* 释放 SCL - 上拉为高 */ P2DIR | 0x02; /* SDA 拉低产生下降沿 */ P2DIR | 0x04; /* SCL 拉低为后续数据传输做准备 */ } /* 停止条件SCL 高电平期间SDA 由低变高 */ void stop_IIC(void) { P2DIR | 0x02; /* 先确保 SDA 为低 */ IIC_Delay(); P2DIR 0xFB; /* 释放 SCL - 高 */ IIC_Delay(); P2DIR 0xFD; /* 释放 SDA - 由低变高产生上升沿 */ } /* 写一个 bit 0SCL 高电平期间 SDA 保持低 */ void send_zero(void) { P2DIR | 0x02; /* SDA 0 */ IIC_Delay(); P2DIR 0xFB; /* SCL 1从机在此刻采样 */ IIC_Delay(); P2DIR | 0x04; /* SCL 0 */ } /* 写一个 bit 1SCL 高电平期间 SDA 保持高靠上拉 */ void send_one(void) { P2DIR 0xFD; /* SDA 1释放 */ IIC_Delay(); P2DIR 0xFB; /* SCL 1 */ IIC_Delay(); P2DIR | 0x04; /* SCL 0 */ }这五段代码值得注意的有两点。第一起始条件里P2OUT 0xF9放在最前面这是一个防御性动作避免上一次操作遗留的输出锁存值影响本次。第二写 0 和写 1 的差别只在 SDA 那一行其余三行完全一致这意味着 SCL 的时序轮廓是统一的波形的对称性好用逻辑分析仪抓的时候一眼就能看清。IIC_Delay()的实现是三个_NOP()void IIC_Delay(void) { _NOP(); _NOP(); _NOP(); }在 1MHz 主频下三个 NOP 加上函数调用和返回的开销大概 5~6 个机器周期约 5~6 微秒。加上前后几条位操作指令SCL 高电平时间大约落在 8~10 微秒对应的总线速率在 50kHz 上下离 100kHz 标准模式还有余量。这个余量是有意留的——上拉电阻阻值、总线电容、从机器件的建立时间都会吃余量跑得太满容易在个别板子上出问题。3.3 读位、应答与那个没有超时的死等读一个字节比写复杂因为要在 SCL 高电平期间把 SDA 切回输入才能采样unsigned char read_char(void) { unsigned char i, tmp 0x80, data1 0; for (i 0; i 8; i) { P2DIR 0xFD; /* 关键采样前必须释放 SDA否则从机拉不低 */ IIC_Delay(); P2DIR 0xFB; /* SCL 1从机此刻输出数据位 */ IIC_Delay(); if ((P2IN 0x02) 0x00) { data1 | tmp; /* 高电平记为 1tmp 从 0x80 开始右移 */ } P2DIR | 0x04; /* SCL 0 */ IIC_Delay(); tmp / 2; } return data1; }P2DIR 0xFD放在循环体最前面是必须的。如果漏了这行SDA 一直被主控占着当输出用从机无论想输出 0 还是 1 都拉不动P2IN 0x02永远读到主控输出锁存器的值读出来全是 0xFF 或全是 0x00。应答检测的写法就有点生猛了void iic_ACK(void) { ack_flag 0x00; P2DIR 0xFD; /* 释放 SDA交给从机拉低 */ IIC_Delay(); P2DIR 0xFB; /* SCL 1 */ IIC_Delay(); while ((P2IN BIT1) BIT1); /* 死等 SDA 变低 */ P2DIR | 0x04; /* SCL 0 */ IIC_Delay(); }while ((P2IN BIT1) BIT1);这一句就是传说中的黑匣子。它假设从机一定会在第 9 个时钟把 SDA 拉低。如果从机没焊、没供电、地址不对、或者总线被拉死这个循环会一直转下去整个系统挂死在这里看门狗都救不回来除非看门狗真开了。第 5 章会把这条单独拿出来讲。3.4 时序参数、上拉电阻和总线电容用 GPIO 模拟 I2C 最容易忽略的是电气参数软件写得再对硬件不配合照样翻车。24C256 在 100kHz 标准模式下的关键时序如下实际设计时按最坏情况留 30% 以上余量参数含义标准模式要求实际取值建议fSCL时钟频率≤ 100kHz50~80kHz 更稳tHD;STA起始条件保持时间≥ 4.0 μs≥ 6 μstSU;STA重复起始建立时间≥ 4.7 μs≥ 6 μstSU;DAT数据建立时间≥ 250 ns≥ 1 μstHD;DAT数据保持时间≥ 0 ns≥ 1 μstSU;STO停止条件建立时间≥ 4.0 μs≥ 6 μstWR页写周期≤ 5 ms等 10 ms 或 ACK 轮询Rp上拉电阻取决于总线电容4.7kΩ3.3V短走线Cb总线电容≤ 400 pF走线尽量短、少挂器件上拉电阻不是越大越省电。Rp 和总线电容 Cb 构成 RC 网络上升沿时间约 0.8×Rp×Cb。Cb 取 100pF、Rp 取 10kΩ上升沿就要 0.8 微秒勉强能跑 100kHz如果板子上挂了 4 片 EEPROM、走线拉了 20 厘米Cb 到 300pF上升沿变成 2.4 微秒SCL 高电平时间被吃掉一半从机采样就可能失败。降阻值是标准解法4.7kΩ 变 2.2kΩ代价是低电平时多消耗约 1.5mA 电流。电池供电的产品要在这两者之间权衡。4. 页写与连续读WriteNbyte / ReadNbyte 逐行讲清地址模型和底层时序都清楚了接下来是业务真正调用的两个函数。资料里的实现能用但有几个隐含假设需要指出来否则照抄会埋雷。4.1 写流程设备地址、双字节地址、数据和 tWRvoid WriteNbyte(unsigned char *p, unsigned int addr, unsigned char number) { start_IIC(); send_char(0xA2); /* 器件地址 写方向 */ iic_ACK(); send_char(addr / 256); /* 地址高字节先发 */ iic_ACK(); send_char(addr % 256); /* 地址低字节后发 */ iic_ACK(); do { send_char(*p); p; iic_ACK(); } while (--number); stop_IIC(); delay(10); /* 等内部写周期结束 */ }器件地址字节 0xA2 的二进制是 1010_0010高 4 位 1010 是 24 系列 EEPROM 的固定标识接着 3 位是 A2/A1/A0 引脚电平最后 1 位是读写方向。0xA2 意味着板上 A1 引脚被拉高、A2 和 A0 拉低。这个值必须跟实际硬件对得上换了板子要重新确认不能无脑照抄。地址高字节用addr / 256、低字节用addr % 256编译器会自动优化成移位和掩码不用手动改。需要注意的是addr是unsigned int在 MSP430 上是 16 位最大 65535装得下 32767。如果移植到 32 位平台这个参数类型要跟着改成uint16_t明确位宽避免有人传进来一个超过 0x7FFF 的值。delay(10)对应的是 tWR 页写周期。24C256 的数据手册标称最大 5ms等 10ms 有一倍余量。这里有个性能取舍假设你要写满 32768 字节按 64 字节一页算是 512 页每页等 10ms总共 5.12 秒。如果改成 ACK 轮询写周期一结束立刻继续实测能压到 3 秒左右。轮询的写法是发起始条件加器件地址如果从机还在忙就不回 ACK循环重试直到 ACK 为止。另外这个函数没有任何跨页检查。调用方传addr55, number11它照样从头写到尾第 9 个字节开始回卷覆盖。这是原实现的边界用的时候必须自己在外面保证不跨页或者换成下面这个封装。4.2 连续读dummy write 加重复起始读操作要先把地址指针设置好再重新发起读命令。这个先写地址不发数据的动作俗称 dummy writevoid ReadNbyte(unsigned char *p, unsigned int addr, unsigned char number) { start_IIC(); send_char(0xA2); /* dummy write只设地址不写数据 */ iic_ACK(); send_char(addr / 256); iic_ACK(); send_char(addr % 256); iic_ACK(); start_IIC(); /* 重复起始条件不先发停止位 */ send_char(0xA3); /* 器件地址 读方向 */ iic_ACK(); do { *p read_char(); p; if (number ! 1) { S_ACK(); /* 还有后续字节回 ACK 让从机继续输出 */ } } while (--number); iic_NACK(); /* 最后一个字节回 NACK告诉从机到此为止 */ stop_IIC(); }三个细节值得说。第一中间那次start_IIC()是重复起始条件前面不能有停止位否则地址指针会失效。有些实现偷懒先 stop 再 start多数情况下也能工作但严格说是不符合协议的遇到时序敏感的批次会出问题。第二if (number ! 1) S_ACK();这个判断的位置很关键。它是在读完之后判断是不是最后一个字节不是最后一个才回 ACK。如果无脑每个字节都回 ACK从机会一直往外吐数据地址计数器一直加加到 0x7FFF 之后回卷到 0你多读的字节全是脏数据。反过来如果第一个字节就回 NACK从机立刻释放总线后面的字节全读成 0xFF。第三iic_NACK()之后必须紧跟停止条件。NACK 只是让从机停止输出总线还处于占用状态不发停止位的话下一次起始条件会有问题。连续读没有页的限制24C256 支持整片顺序读从 0x0000 一路读到 0x7FFF 都行地址会自动进位。这一点跟写不一样写有页边界读没有。很多人在写侧小心翼翼分页读侧却不敢一次读超过 64 字节白白多花了几倍的协议开销。4.3 把分页逻辑收进驱动一个能兜底的安全写函数业务层不该关心页边界。我一般会在驱动里加一层封装把跨页切分、写周期等待、越界检查全部吃掉/* 返回 0 成功-1 参数越界-2 底层无应答 */ int ee_write(unsigned int addr, const unsigned char *buf, unsigned int len) { unsigned int chunk; if (addr EE_TOTAL_SIZE || len 0 || len EE_TOTAL_SIZE - addr) { return -1; /* 越界或长度为 0直接拒掉 */ } while (len 0) { /* 本次最多写到本页末尾这就是防回卷的核心 */ chunk ee_room_in_page(addr); if (chunk len) { chunk len; } if (chunk 64) { /* 理论不会发生防御性写法 */ chunk 64; } if (WriteNbyte((unsigned char *)buf, addr, (unsigned char)chunk) ! 0) { return -2; } /* WriteNbyte 内部已经 delay(10) 等过 tWR这里不用重复等 */ addr chunk; buf chunk; len - chunk; } return 0; }chunk ee_room_in_page(addr)这一句是整个防回卷机制的支点。它算出从 addr 到本页末尾还剩多少字节本次最多写这么多。哪怕调用方传的是从地址 55 写 100 字节函数也会自动切成 55~63 共 9 字节、64~127 共 64 字节、128~154 共 27 字节三次页写每次都在页内完成绝不回卷。参数说明len用unsigned int而不是unsigned char因为整片写入时长度可能到 327688 位装不下。但传给底层的WriteNbyte那个number参数是unsigned char所以每次切出来的chunk最大 64转换是安全的。这个类型不一致如果处理不当超过 255 的长度会被截断写一半就停了。还有一点这个函数假设WriteNbyte会检查 ACK 并返回错误码。资料里原始版本的iic_ACK()是 void 且死等我实际用的时候会把它改成带超时和返回值的版本否则错误传不上去。4.4 一次页写的完整波形账把上面所有东西串起来一次从地址 0x3F 开始写 3 个字节的操作总线上应该看到这些阶段内容字节数说明1起始条件 S—SCL 高时 SDA 下降2器件地址 0xA21写方向3应答位1 bit从机拉低 SDA4地址高字节 0x0010x3F 85应答位1 bit—6地址低字节 0x3F10x3F 0xFF7应答位1 bit—8数据 11落在页内偏移 639应答位1 bit—10数据 21回卷落在偏移 011应答位1 bit—12数据 31落在偏移 113应答位1 bit—14停止条件 P—SCL 高时 SDA 上升15tWR 等待—约 5ms期间器件不响应任何命令注意第 10 步。从协议层面看这次操作完全合法从机每次都给 ACK波形挑不出毛病。数据错位发生在芯片内部的地址计数器上逻辑分析仪抓不到只有回读比对才能发现。这也是为什么第 6 章要专门讲验证。5. 避坑与排查五个把数据写花了的现场下面这五条都是我或者身边的人真实遇到过的按现象、原因、解决三段来写。每条都能在资料给的代码里找到对应位置。5.1 写进去读出来是 0xFF或者数据整体偏移一字节现象写完立刻回读读到的全是 0xFF或者写 4 个字节A B C D读回来是0 A B C整体右移一位。原因基本只有一个地址字节发错了。24C256 必须发两个地址字节照抄 24C02 代码只发一个的话第一个数据字节会被当成地址低字节吃掉数据从第二个字节开始才正确于是整体偏移。读全 0xFF 则是另一种情况——地址高字节和低字节发反了写到了 0x3F00 之类不存在的位置实际目标地址没被写过保持出厂擦除态。解决抓波形数一数起始条件之后到第一个数据之间有几个字节。正确应该是 3 个器件地址 高字节 低字节。另外把addr / 256和addr % 256的顺序再对一遍先高后低这个顺序跟很多 SPI Flash 相反容易记混。5.2 前几个字节正常从某一处开始覆盖开头现象连续写 11 字节起始地址 55回读时第 9 个字节开始变成第 0 个字节的内容。或者采集日志跑了几小时早期的记录被后来的记录莫名其妙盖掉。原因页写回卷。芯片内部低 6 位地址计数器是循环的到 63 之后归零高 9 位页号在整个页写过程中不变。资料里已经把这个机制讲得很透问题在于很多人写代码时脑子里没有页这个概念把 EEPROM 当成一块可以随便跨的线性内存。解决两条路。一是所有写入都走分页封装4.3 节那个ee_write二是数据结构按 2 的幂对齐2.4 节的记录槽方案。前者通用后者性能更好、读取更简单我一般两个都用——底层用分页封装兜底业务层用对齐槽提高效率。注意分页封装只保证不跨页不保证业务语义正确。如果你的记录本身需要原子性要么整条写成功、要么完全不写还得加序列号或者 CRC 校验因为掉电可能发生在页写进行到一半的时候。5.3 程序卡死在某一行看门狗复位后还是卡在同一处现象单步调试能跑过去全速跑就挂死暂停后看 PC 指针停在while ((P2IN BIT1) BIT1);这一行。原因这是iic_ACK()里的死等循环没有超时机制。从机没回 ACK 的情况有很多种器件没焊、供电没上来、A1/A2 引脚电平跟代码里的 0xA2 对不上、SDA 被别的器件拉死、上拉电阻虚焊。任何一种发生这个循环就会永远转下去。解决改成带计数的超时版本超时后返回错误码并复位总线。/* 返回 0 表示收到 ACK-1 表示超时无应答 */ int iic_ACK_timeout(void) { unsigned int retry 0; P2DIR 0xFD; /* 释放 SDA */ IIC_Delay(); P2DIR 0xFB; /* SCL 1 */ IIC_Delay(); while ((P2IN BIT1) BIT1) { if (retry 2000) { /* 约 10ms按实际主频调整 */ P2DIR | 0x04; /* 先把 SCL 拉低恢复总线 */ stop_IIC(); /* 发停止条件释放总线 */ return -1; } } P2DIR | 0x04; /* SCL 0 */ IIC_Delay(); return 0; }超时阈值 2000 次怎么来的ACK 应该在 SCL 第 9 个高电平期间出现正常等待时间不超过一个 SCL 周期也就是 10 微秒左右。2000 次循环在几十兆主频下大约几毫秒足够宽松又不会卡太久。移植到别的平台要重新估这个数原则是正常情况绝不会触发异常情况尽快退出。5.4 连续两次写第二次的数据丢了现象写完一条记录立刻写第二条第二条读出来是旧值或者全 0xFF。原因tWR 页写周期内器件不响应任何命令。资料里WriteNbyte结尾的delay(10)就是干这个的。如果哪次调用绕过了这个函数、自己拼了一套时序或者把 delay 优化掉了有些编译器会把空循环整个删掉第二次写的起始条件和器件地址会被正在忙的从机忽略但主控这边收不到 NACK因为代码没检查以为写成功了。解决两个办法。一是严格走WriteNbyte它内置了 delay二是改用 ACK 轮询写完立刻发起始加器件地址收到 NACK 就说明还在忙隔 100 微秒再试收到 ACK 说明写完了可以继续。轮询比死等快但代码复杂一点。另外提醒一句delay(10)这个函数如果实现成for(i0;i10;i);开优化后很可能被编译器整个删掉。要么加volatile要么用硬件定时器要么用带_NOP()的循环。5.5 实验室跑得好好的装到现场就偶发数据错现象桌面上测试几百次都没问题装到设备上跑几天出现一两次数据错误重启就好。原因这类玄学问题八成是电气层面的。走线太长导致总线电容超标、上拉电阻偏大导致上升沿变缓、现场有变频器之类的干扰源、电源纹波让从机在写周期内复位。软件时序在实验室的短线上有充足余量到了现场余量被吃光。解决先降速把 SCL 从 100kHz 降到 50kHz 试试如果错误消失基本可以确定是时序余量问题。然后把上拉从 4.7kΩ 降到 2.2kΩ缩短 SDA/SCL 走线并远离功率线两条线尽量并行走、中间不要夹别的信号。如果是掉电导致的加一个掉电检测检测到电压跌落立刻停止写操作。6. 上线前怎么验别把 EEPROM 当黑匣子前面五章讲的是怎么把它写对这一章讲怎么确认它真的写对了。EEPROM 的特点是错误不会立刻暴露可能跑三天才在你面前翻车所以验证必须在上线前做完而且要覆盖边界。第一件事是整片写读比对。从 0x0000 到 0x7FFF 写一段有规律的图案比如每个字节写(addr 0xFF) ^ (addr 8)写完再整片读回来逐字节比对。这个测试能一次性抓出地址位域算错、页号溢出、高字节丢失这类问题。耗时大约 10 秒按每页 10ms 算 512 页完全值得。第二件事是页边界压力测试。专门挑 0x3E、0x3F、0x40、0x7E、0x7F 这些地址做起始点写 1 到 64 字节不等的长度每次都回读验证。这一步专门打回卷 bug用分页封装的应该全过用裸WriteNbyte的很可能在这里现原形。第三件事是掉电测试。写一条记录的过程中随机断电重新上电后检查要么读到完整的新记录要么读到完整的旧记录不能出现半新半旧的拼接值。做不到的话就在记录里加 CRC 或者双备份加序列号。第四件事是寿命评估。24C256 的擦写寿命典型值是 100 万次看着很多但如果你每秒钟写一次同一个地址11 天就用完了。日志类应用一定要做环形缓冲配合页轮转和磨损均衡别盯着一个地址猛写。测试项覆盖目标判定标准建议频次整片写读比对地址位域、页号溢出逐字节完全一致每次改驱动必做页边界压力页写回卷起始 0x3F 写 2 字节0x00 不被覆盖每次改驱动必做ACK 异常注入死等与错误传播拔掉器件后 10ms 内返回错误码每版必做掉电一致性写周期中断回读记录 CRC 全部通过每版必做高温长时间数据保持85℃ 跑 168 小时无错量产前一次说个我自己的教训。早年做一个数据记录仪EEPROM 驱动测了整片写读、测了页边界全都过。装到现场跑了两个月用户反馈说早期的记录被后来的覆盖了。查了很久才发现业务层为了省事每次写之前先擦一个索引区而索引区正好跨在 0x7F 和 0x80 的交界上写 4 个字节的索引从 0x7E 开始第 3 个字节回卷到了 0x40。整片测试全过因为测试图案是连续写的、每次都页对齐页边界测试也全过因为我只测了 0x3F没测 0x7E。从那以后我每次做 EEPROM 相关的东西页边界测试都强制走一遍全地址扫描对每个 64 字节页的最后一个字节位置都做一次写 2 字节、验证下一页首字节未被污染的检查512 页全部扫完。多花两分钟省掉两个月。如果你手上正好有一块用 24C256 的板子数据偶尔对不上建议先把第 2 章那张位域表画在纸上再把 4.3 节的分页封装抄进去八成问题当场就没了。希望帮到你。本文还有配套的精品资源点击获取
简介围绕24C256存储器的说明与使用展开面向使用I2C接口EEPROM的嵌入式初学者、电子设计人员及需要排查存储地址问题的开发者重点厘清容量、页地址与页内地址关系以及连续存储模式下的常见误区。内容涵盖24C256的512×64存储结构、16位地址管理与有效位划分、数据传输控制、连续写入越页导致覆盖的原因及按64/32/16/8/4/2分块存储、不足补零的处理办法并结合MSP430F449给出IIC延时、启动、停止、发送0/1、单字符收发与应答检查等基本控制模块便于对照理解底层时序和程序组织。资源包共1个doc文件约33KB篇幅集中、主题明确适合作为24C256调试与课程学习的参考笔记。已有1916人学习可帮助读者快速建立地址规划思路并减少连续存储出错。1. 一块 32KB 的 I2C EEPROM为什么最容易死在地址上24C256 这颗料在板子上躺了十几年容量 32768 字节I2C 接口两线搞定看起来是最没有技术含量的外设。但我见过太多项目在它身上翻车采集程序每次写 30 字节从地址 55 开始连续写回读的时候前 8 个字节是对的第 9 个字节凭空变成了第 0 个字节的内容。查了半天代码I2C 波形也干净最后发现问题根本不在协议层——24C256 的 32KB 不是一段可以随便跨的线性地址空间它被切成 512 个 64 字节的页页内地址会自动累加跨页不会进位而是回卷覆盖。这份中文资料讲的正是这件事24C256 的地址位域怎么划分、页写回卷为什么发生、连续写模式下为什么块大小只能是 64/32/16/8/4/2以及一套在 MSP430F449 上用 GPIO 模拟 I2C 的完整控制代码。适合已经能把字节写进去、但数据偶尔对不上的嵌入式开发者也适合第一次接手 EEPROM 驱动、想一次把地址模型搞明白的新手。协议本身不难难的是那些藏在数据手册第 8 页、只有踩过才知道的边界。2. 把地址模型拆开512 页 × 64 字节怎么落到 16 位地址上地址错乱这件事90% 的根因是脑子里没有一张位域图。写驱动之前先把这张图刻进去后面所有问题都会变得可解释。2.1 从 32768 字节反推 15 位有效地址24C256 的容量是 32768 字节也就是 2 的 15 次方。这意味着地址线只需要 15 根但芯片接收的是两个字节共 16 位的地址最高位 A15 是无效的写 0 写 1 都不影响寻址结果。有效的 15 位再往下切低 6 位A5~A0是页内偏移范围 0~63高 9 位A14~A6是页号范围 0~511。512 页乘以每页 64 字节正好 32768。这个切法不是设计者随手定的它直接对应芯片内部的地址计数器结构——低 6 位是一个 6 位循环计数器高 9 位是一个独立的 9 位页计数器两者在页写时行为完全不同。位域位宽取值范围含义行为A14~A690~511页号页写时不变只有收到停止位后才整体更新A5~A060~63页内偏移每写一个字节自增到 63 后回卷到 0A151—无效位芯片忽略地址字节 18—器件地址 R/W0xA2 写 / 0xA3 读取决于 A2A1A0 引脚地址字节 2、3160x0000~0x7FFF存储地址高字节、低字节高字节先发表里最后两行值得单独说一句。很多人第一次写 24C256 会顺手照抄 24C02 的代码只发一个地址字节结果数据写到了完全不相干的位置。24C02 的地址是 8 位的直接塞在器件地址字节的低位里24C256 容量超过了 8 位能表达的范围必须老老实实发两个地址字节先高后低。2.2 页写回卷地址 63 再写一个字节会发生什么这是整份资料里最核心的一段。24C256 支持页写一次起始条件之后可以连续送最多 64 个数据字节芯片内部会自动递增地址省掉每个字节的地址开销。但那个 6 位页内计数器是循环的。假设当前地址是 63也就是第 0 页的最后一个字节。你在这个位置连续写 3 个字节芯片的实际行为是第 1 个字节落在 63第 2 个字节计数器回卷落在 0第 3 个字节落在 1。本来想写到 64、65 的数据把第 0 页开头的两个字节覆盖了。更阴险的是这个覆盖过程不会报错ACK 一切正常你回读地址 63 也确实读到了刚写的值只有去读地址 0 和 1 的时候才会发现老数据没了。原文举的 11 字节例子更典型起始地址 0每次写 11 字节地址序列是 0、11、22、33、44、55、66。看上去每次都在递增但第 6 次从 55 开始写 11 个字节需要 55~65 这段空间而 55 所在页只剩 55~63 共 9 个字节写到 63 之后计数器回卷到 0剩下的 2 个字节覆盖了本页开头。前 5 次全部正确第 6 次静默出错。提示这个错误只跟起始地址和单次长度有关跟总数据量无关。哪怕你只写这 11 个字节只要起始地址是 55一样会回卷。2.3 用位运算把页号和页内偏移算出来理解了位域代码就是三行。我一般会在驱动头文件里放这几个宏后面所有逻辑都基于它们避免到处出现裸的 64 和 0x3F。/* 24C256 地址模型15 位有效地址高 9 位页号低 6 位页内偏移 */ #define EE_PAGE_SIZE 64u /* 每页字节数 */ #define EE_PAGE_MASK 0x3Fu /* 低 6 位掩码 */ #define EE_TOTAL_SIZE 32768u /* 总容量 */ #define EE_MAX_ADDR (EE_TOTAL_SIZE - 1u) /* 取页号等价于 addr / 64编译器会自动优化成右移 */ static inline unsigned int ee_page_of(unsigned int addr) { return addr 6; } /* 取页内偏移等价于 addr % 64 */ static inline unsigned int ee_offset_of(unsigned int addr) { return addr EE_PAGE_MASK; } /* 当前页还剩多少字节可以安全写入用于分页切分 */ static inline unsigned int ee_room_in_page(unsigned int addr) { return EE_PAGE_SIZE - (addr EE_PAGE_MASK); }这几行的逻辑很直白关键在ee_room_in_page。它的返回值就是你这一次页写最多能塞多少字节超过这个数就必须停下来发停止位、等写周期、再重新发起始条件。后面第 4 章的安全写函数完全建立在这个函数上。参数说明addr是 0~32767 的线性偏移不是物理页号加偏移的拼接值。有人喜欢在业务层直接传(page 6) | offset那样也能用但两套表示法混在一起非常容易出错建议全工程统一用线性偏移需要拆页的时候再调ee_page_of。2.4 块大小为什么只能是 64、32、16、8、4、2原文给出的结论是连续存储模式下存储块大小必须是 64、32、16、8、4、2此外都不能用连续地址。这个结论听着像经验之谈其实有严格的数学依据。设块大小为 s第 k 块的起始地址是 k×s。要保证任何一块都不跨页需要 k×s 到 k×ss-1 这段区间完全落在同一个 64 字节页内也就是(k×s) mod 64 s ≤ 64对任意 k 成立。当且仅当 s 能整除 64 时(k×s) mod 64的取值集合是 {0, s, 2s, ...}最大值是 64-s加上 s 正好等于 64永远不越界。能整除 64 的正整数只有 1、2、4、8、16、32、64 这七个。反过来说s11 时(5×11) mod 64 5555116664第 6 块必然跨页。s30 时(2×30) mod 64 60603090第 3 块必然跨页。原文给的工程处理办法很实用如果每次采集的有效数据是 30 字节不要按 30 存按 32 存不足的补零。这样每个记录严格对齐到 32 字节边界起始地址永远是 32 的倍数永远不会跨页读取的时候按 32 步进、只取前 30 个有效字节就行。浪费 2 个字节换掉一整类 bug这笔买卖很划算。/* 采集记录按 2 的幂对齐存储有效 30 字节实际占 32 字节 */ #define REC_VALID_LEN 30u #define REC_SLOT_LEN 32u /* 必须是能整除 64 的 2 的幂 */ /* 第 idx 条记录的起始地址天然页对齐 */ static inline unsigned int rec_addr(unsigned int idx) { return idx * REC_SLOT_LEN; /* 最大 idx 32768/32 - 1 1023 */ } /* 写入一条记录先补零到 32 字节再整块写绝不跨页 */ int rec_save(unsigned int idx, const unsigned char *data) { unsigned char slot[REC_SLOT_LEN]; unsigned int i; if (idx * REC_SLOT_LEN EE_TOTAL_SIZE) { return -1; /* 越界保护别省这一步 */ } for (i 0; i REC_VALID_LEN; i) { slot[i] data[i]; } for (; i REC_SLOT_LEN; i) { slot[i] 0x00; /* 补零保证回读时尾部可判别 */ } return ee_write(rec_addr(idx), slot, REC_SLOT_LEN); }这段代码的关键不是补零本身而是REC_SLOT_LEN的取值约束。它一旦被改成 30整个对齐前提就崩了所以我在注释里明确写了必须是能整除 64 的 2 的幂。团队协作里注释比代码更值钱。3. 用 GPIO 模拟 I2C那套 MSP430 代码逐段拆开看资料里给的驱动没有用硬件 I2C 外设而是拿 P2 口的两个引脚手动翻转电平。这种写法在老项目和引脚紧张的板子上极其常见好处是端口随便挑、时序完全可控坏处是所有时序细节都得自己扛。3.1 为什么用 P2DIR 而不是 P2OUT 控制电平这是这份代码最容易被误读的地方。MSP430 的 GPIO 是准双向结构P2DIR寄存器控制方向置 1 是输出清 0 是输入。代码里从来没往P2OUT写过 1全部靠切换方向来实现释放总线和拉低总线两种状态。P2DIR 0xFD清 bit1P2.1 变输入高阻态SDA 被外部上拉电阻拉高等效于输出 1。P2DIR | 0x02置 bit1P2.1 变输出此时输出电平由P2OUT决定。代码在初始化时执行了P2OUT 0xF9把 bit1 和 bit2 都清成了 0所以输出就是低电平等效于输出 0。P2OUT 0xF9这一句很多人会漏掉。如果P2OUT的 bit1 是 1那么P2DIR | 0x02之后引脚输出的是高电平而不是低电平整个 I2C 波形全反从机根本不会应答。0xF9 的二进制是 1111_1001正好清掉 bit1SDA和 bit2SCL。引脚位宏值角色释放总线输入拉低总线输出 0P2.1BIT10x02SDAP2DIR 0xFDP2DIRP2.2BIT20x04SCLP2DIR 0xFBP2DIR注意0xFD是 1111_11010xFB是 1111_1011两个掩码都是只清自己那一位、不影响别人。这种写法在同时操作多个引脚时是必须的用P2DIR 0xFD这种直接赋值会把别的位一起冲掉。3.2 起始位、停止位和单bit 写入起始位和停止位的定义是SCL 为高期间 SDA 发生跳变。起始是 SDA 由高变低停止是 SDA 由低变高。代码严格按这个来/* 起始条件SCL 高电平期间SDA 由高变低 */ void start_IIC(void) { P2OUT 0xF9; /* 先把输出锁存器清零保证后面拉低是真的低 */ P2DIR 0xFD; /* 释放 SDA - 上拉为高 */ P2DIR 0xFB; /* 释放 SCL - 上拉为高 */ P2DIR | 0x02; /* SDA 拉低产生下降沿 */ P2DIR | 0x04; /* SCL 拉低为后续数据传输做准备 */ } /* 停止条件SCL 高电平期间SDA 由低变高 */ void stop_IIC(void) { P2DIR | 0x02; /* 先确保 SDA 为低 */ IIC_Delay(); P2DIR 0xFB; /* 释放 SCL - 高 */ IIC_Delay(); P2DIR 0xFD; /* 释放 SDA - 由低变高产生上升沿 */ } /* 写一个 bit 0SCL 高电平期间 SDA 保持低 */ void send_zero(void) { P2DIR | 0x02; /* SDA 0 */ IIC_Delay(); P2DIR 0xFB; /* SCL 1从机在此刻采样 */ IIC_Delay(); P2DIR | 0x04; /* SCL 0 */ } /* 写一个 bit 1SCL 高电平期间 SDA 保持高靠上拉 */ void send_one(void) { P2DIR 0xFD; /* SDA 1释放 */ IIC_Delay(); P2DIR 0xFB; /* SCL 1 */ IIC_Delay(); P2DIR | 0x04; /* SCL 0 */ }这五段代码值得注意的有两点。第一起始条件里P2OUT 0xF9放在最前面这是一个防御性动作避免上一次操作遗留的输出锁存值影响本次。第二写 0 和写 1 的差别只在 SDA 那一行其余三行完全一致这意味着 SCL 的时序轮廓是统一的波形的对称性好用逻辑分析仪抓的时候一眼就能看清。IIC_Delay()的实现是三个_NOP()void IIC_Delay(void) { _NOP(); _NOP(); _NOP(); }在 1MHz 主频下三个 NOP 加上函数调用和返回的开销大概 5~6 个机器周期约 5~6 微秒。加上前后几条位操作指令SCL 高电平时间大约落在 8~10 微秒对应的总线速率在 50kHz 上下离 100kHz 标准模式还有余量。这个余量是有意留的——上拉电阻阻值、总线电容、从机器件的建立时间都会吃余量跑得太满容易在个别板子上出问题。3.3 读位、应答与那个没有超时的死等读一个字节比写复杂因为要在 SCL 高电平期间把 SDA 切回输入才能采样unsigned char read_char(void) { unsigned char i, tmp 0x80, data1 0; for (i 0; i 8; i) { P2DIR 0xFD; /* 关键采样前必须释放 SDA否则从机拉不低 */ IIC_Delay(); P2DIR 0xFB; /* SCL 1从机此刻输出数据位 */ IIC_Delay(); if ((P2IN 0x02) 0x00) { data1 | tmp; /* 高电平记为 1tmp 从 0x80 开始右移 */ } P2DIR | 0x04; /* SCL 0 */ IIC_Delay(); tmp / 2; } return data1; }P2DIR 0xFD放在循环体最前面是必须的。如果漏了这行SDA 一直被主控占着当输出用从机无论想输出 0 还是 1 都拉不动P2IN 0x02永远读到主控输出锁存器的值读出来全是 0xFF 或全是 0x00。应答检测的写法就有点生猛了void iic_ACK(void) { ack_flag 0x00; P2DIR 0xFD; /* 释放 SDA交给从机拉低 */ IIC_Delay(); P2DIR 0xFB; /* SCL 1 */ IIC_Delay(); while ((P2IN BIT1) BIT1); /* 死等 SDA 变低 */ P2DIR | 0x04; /* SCL 0 */ IIC_Delay(); }while ((P2IN BIT1) BIT1);这一句就是传说中的黑匣子。它假设从机一定会在第 9 个时钟把 SDA 拉低。如果从机没焊、没供电、地址不对、或者总线被拉死这个循环会一直转下去整个系统挂死在这里看门狗都救不回来除非看门狗真开了。第 5 章会把这条单独拿出来讲。3.4 时序参数、上拉电阻和总线电容用 GPIO 模拟 I2C 最容易忽略的是电气参数软件写得再对硬件不配合照样翻车。24C256 在 100kHz 标准模式下的关键时序如下实际设计时按最坏情况留 30% 以上余量参数含义标准模式要求实际取值建议fSCL时钟频率≤ 100kHz50~80kHz 更稳tHD;STA起始条件保持时间≥ 4.0 μs≥ 6 μstSU;STA重复起始建立时间≥ 4.7 μs≥ 6 μstSU;DAT数据建立时间≥ 250 ns≥ 1 μstHD;DAT数据保持时间≥ 0 ns≥ 1 μstSU;STO停止条件建立时间≥ 4.0 μs≥ 6 μstWR页写周期≤ 5 ms等 10 ms 或 ACK 轮询Rp上拉电阻取决于总线电容4.7kΩ3.3V短走线Cb总线电容≤ 400 pF走线尽量短、少挂器件上拉电阻不是越大越省电。Rp 和总线电容 Cb 构成 RC 网络上升沿时间约 0.8×Rp×Cb。Cb 取 100pF、Rp 取 10kΩ上升沿就要 0.8 微秒勉强能跑 100kHz如果板子上挂了 4 片 EEPROM、走线拉了 20 厘米Cb 到 300pF上升沿变成 2.4 微秒SCL 高电平时间被吃掉一半从机采样就可能失败。降阻值是标准解法4.7kΩ 变 2.2kΩ代价是低电平时多消耗约 1.5mA 电流。电池供电的产品要在这两者之间权衡。4. 页写与连续读WriteNbyte / ReadNbyte 逐行讲清地址模型和底层时序都清楚了接下来是业务真正调用的两个函数。资料里的实现能用但有几个隐含假设需要指出来否则照抄会埋雷。4.1 写流程设备地址、双字节地址、数据和 tWRvoid WriteNbyte(unsigned char *p, unsigned int addr, unsigned char number) { start_IIC(); send_char(0xA2); /* 器件地址 写方向 */ iic_ACK(); send_char(addr / 256); /* 地址高字节先发 */ iic_ACK(); send_char(addr % 256); /* 地址低字节后发 */ iic_ACK(); do { send_char(*p); p; iic_ACK(); } while (--number); stop_IIC(); delay(10); /* 等内部写周期结束 */ }器件地址字节 0xA2 的二进制是 1010_0010高 4 位 1010 是 24 系列 EEPROM 的固定标识接着 3 位是 A2/A1/A0 引脚电平最后 1 位是读写方向。0xA2 意味着板上 A1 引脚被拉高、A2 和 A0 拉低。这个值必须跟实际硬件对得上换了板子要重新确认不能无脑照抄。地址高字节用addr / 256、低字节用addr % 256编译器会自动优化成移位和掩码不用手动改。需要注意的是addr是unsigned int在 MSP430 上是 16 位最大 65535装得下 32767。如果移植到 32 位平台这个参数类型要跟着改成uint16_t明确位宽避免有人传进来一个超过 0x7FFF 的值。delay(10)对应的是 tWR 页写周期。24C256 的数据手册标称最大 5ms等 10ms 有一倍余量。这里有个性能取舍假设你要写满 32768 字节按 64 字节一页算是 512 页每页等 10ms总共 5.12 秒。如果改成 ACK 轮询写周期一结束立刻继续实测能压到 3 秒左右。轮询的写法是发起始条件加器件地址如果从机还在忙就不回 ACK循环重试直到 ACK 为止。另外这个函数没有任何跨页检查。调用方传addr55, number11它照样从头写到尾第 9 个字节开始回卷覆盖。这是原实现的边界用的时候必须自己在外面保证不跨页或者换成下面这个封装。4.2 连续读dummy write 加重复起始读操作要先把地址指针设置好再重新发起读命令。这个先写地址不发数据的动作俗称 dummy writevoid ReadNbyte(unsigned char *p, unsigned int addr, unsigned char number) { start_IIC(); send_char(0xA2); /* dummy write只设地址不写数据 */ iic_ACK(); send_char(addr / 256); iic_ACK(); send_char(addr % 256); iic_ACK(); start_IIC(); /* 重复起始条件不先发停止位 */ send_char(0xA3); /* 器件地址 读方向 */ iic_ACK(); do { *p read_char(); p; if (number ! 1) { S_ACK(); /* 还有后续字节回 ACK 让从机继续输出 */ } } while (--number); iic_NACK(); /* 最后一个字节回 NACK告诉从机到此为止 */ stop_IIC(); }三个细节值得说。第一中间那次start_IIC()是重复起始条件前面不能有停止位否则地址指针会失效。有些实现偷懒先 stop 再 start多数情况下也能工作但严格说是不符合协议的遇到时序敏感的批次会出问题。第二if (number ! 1) S_ACK();这个判断的位置很关键。它是在读完之后判断是不是最后一个字节不是最后一个才回 ACK。如果无脑每个字节都回 ACK从机会一直往外吐数据地址计数器一直加加到 0x7FFF 之后回卷到 0你多读的字节全是脏数据。反过来如果第一个字节就回 NACK从机立刻释放总线后面的字节全读成 0xFF。第三iic_NACK()之后必须紧跟停止条件。NACK 只是让从机停止输出总线还处于占用状态不发停止位的话下一次起始条件会有问题。连续读没有页的限制24C256 支持整片顺序读从 0x0000 一路读到 0x7FFF 都行地址会自动进位。这一点跟写不一样写有页边界读没有。很多人在写侧小心翼翼分页读侧却不敢一次读超过 64 字节白白多花了几倍的协议开销。4.3 把分页逻辑收进驱动一个能兜底的安全写函数业务层不该关心页边界。我一般会在驱动里加一层封装把跨页切分、写周期等待、越界检查全部吃掉/* 返回 0 成功-1 参数越界-2 底层无应答 */ int ee_write(unsigned int addr, const unsigned char *buf, unsigned int len) { unsigned int chunk; if (addr EE_TOTAL_SIZE || len 0 || len EE_TOTAL_SIZE - addr) { return -1; /* 越界或长度为 0直接拒掉 */ } while (len 0) { /* 本次最多写到本页末尾这就是防回卷的核心 */ chunk ee_room_in_page(addr); if (chunk len) { chunk len; } if (chunk 64) { /* 理论不会发生防御性写法 */ chunk 64; } if (WriteNbyte((unsigned char *)buf, addr, (unsigned char)chunk) ! 0) { return -2; } /* WriteNbyte 内部已经 delay(10) 等过 tWR这里不用重复等 */ addr chunk; buf chunk; len - chunk; } return 0; }chunk ee_room_in_page(addr)这一句是整个防回卷机制的支点。它算出从 addr 到本页末尾还剩多少字节本次最多写这么多。哪怕调用方传的是从地址 55 写 100 字节函数也会自动切成 55~63 共 9 字节、64~127 共 64 字节、128~154 共 27 字节三次页写每次都在页内完成绝不回卷。参数说明len用unsigned int而不是unsigned char因为整片写入时长度可能到 327688 位装不下。但传给底层的WriteNbyte那个number参数是unsigned char所以每次切出来的chunk最大 64转换是安全的。这个类型不一致如果处理不当超过 255 的长度会被截断写一半就停了。还有一点这个函数假设WriteNbyte会检查 ACK 并返回错误码。资料里原始版本的iic_ACK()是 void 且死等我实际用的时候会把它改成带超时和返回值的版本否则错误传不上去。4.4 一次页写的完整波形账把上面所有东西串起来一次从地址 0x3F 开始写 3 个字节的操作总线上应该看到这些阶段内容字节数说明1起始条件 S—SCL 高时 SDA 下降2器件地址 0xA21写方向3应答位1 bit从机拉低 SDA4地址高字节 0x0010x3F 85应答位1 bit—6地址低字节 0x3F10x3F 0xFF7应答位1 bit—8数据 11落在页内偏移 639应答位1 bit—10数据 21回卷落在偏移 011应答位1 bit—12数据 31落在偏移 113应答位1 bit—14停止条件 P—SCL 高时 SDA 上升15tWR 等待—约 5ms期间器件不响应任何命令注意第 10 步。从协议层面看这次操作完全合法从机每次都给 ACK波形挑不出毛病。数据错位发生在芯片内部的地址计数器上逻辑分析仪抓不到只有回读比对才能发现。这也是为什么第 6 章要专门讲验证。5. 避坑与排查五个把数据写花了的现场下面这五条都是我或者身边的人真实遇到过的按现象、原因、解决三段来写。每条都能在资料给的代码里找到对应位置。5.1 写进去读出来是 0xFF或者数据整体偏移一字节现象写完立刻回读读到的全是 0xFF或者写 4 个字节A B C D读回来是0 A B C整体右移一位。原因基本只有一个地址字节发错了。24C256 必须发两个地址字节照抄 24C02 代码只发一个的话第一个数据字节会被当成地址低字节吃掉数据从第二个字节开始才正确于是整体偏移。读全 0xFF 则是另一种情况——地址高字节和低字节发反了写到了 0x3F00 之类不存在的位置实际目标地址没被写过保持出厂擦除态。解决抓波形数一数起始条件之后到第一个数据之间有几个字节。正确应该是 3 个器件地址 高字节 低字节。另外把addr / 256和addr % 256的顺序再对一遍先高后低这个顺序跟很多 SPI Flash 相反容易记混。5.2 前几个字节正常从某一处开始覆盖开头现象连续写 11 字节起始地址 55回读时第 9 个字节开始变成第 0 个字节的内容。或者采集日志跑了几小时早期的记录被后来的记录莫名其妙盖掉。原因页写回卷。芯片内部低 6 位地址计数器是循环的到 63 之后归零高 9 位页号在整个页写过程中不变。资料里已经把这个机制讲得很透问题在于很多人写代码时脑子里没有页这个概念把 EEPROM 当成一块可以随便跨的线性内存。解决两条路。一是所有写入都走分页封装4.3 节那个ee_write二是数据结构按 2 的幂对齐2.4 节的记录槽方案。前者通用后者性能更好、读取更简单我一般两个都用——底层用分页封装兜底业务层用对齐槽提高效率。注意分页封装只保证不跨页不保证业务语义正确。如果你的记录本身需要原子性要么整条写成功、要么完全不写还得加序列号或者 CRC 校验因为掉电可能发生在页写进行到一半的时候。5.3 程序卡死在某一行看门狗复位后还是卡在同一处现象单步调试能跑过去全速跑就挂死暂停后看 PC 指针停在while ((P2IN BIT1) BIT1);这一行。原因这是iic_ACK()里的死等循环没有超时机制。从机没回 ACK 的情况有很多种器件没焊、供电没上来、A1/A2 引脚电平跟代码里的 0xA2 对不上、SDA 被别的器件拉死、上拉电阻虚焊。任何一种发生这个循环就会永远转下去。解决改成带计数的超时版本超时后返回错误码并复位总线。/* 返回 0 表示收到 ACK-1 表示超时无应答 */ int iic_ACK_timeout(void) { unsigned int retry 0; P2DIR 0xFD; /* 释放 SDA */ IIC_Delay(); P2DIR 0xFB; /* SCL 1 */ IIC_Delay(); while ((P2IN BIT1) BIT1) { if (retry 2000) { /* 约 10ms按实际主频调整 */ P2DIR | 0x04; /* 先把 SCL 拉低恢复总线 */ stop_IIC(); /* 发停止条件释放总线 */ return -1; } } P2DIR | 0x04; /* SCL 0 */ IIC_Delay(); return 0; }超时阈值 2000 次怎么来的ACK 应该在 SCL 第 9 个高电平期间出现正常等待时间不超过一个 SCL 周期也就是 10 微秒左右。2000 次循环在几十兆主频下大约几毫秒足够宽松又不会卡太久。移植到别的平台要重新估这个数原则是正常情况绝不会触发异常情况尽快退出。5.4 连续两次写第二次的数据丢了现象写完一条记录立刻写第二条第二条读出来是旧值或者全 0xFF。原因tWR 页写周期内器件不响应任何命令。资料里WriteNbyte结尾的delay(10)就是干这个的。如果哪次调用绕过了这个函数、自己拼了一套时序或者把 delay 优化掉了有些编译器会把空循环整个删掉第二次写的起始条件和器件地址会被正在忙的从机忽略但主控这边收不到 NACK因为代码没检查以为写成功了。解决两个办法。一是严格走WriteNbyte它内置了 delay二是改用 ACK 轮询写完立刻发起始加器件地址收到 NACK 就说明还在忙隔 100 微秒再试收到 ACK 说明写完了可以继续。轮询比死等快但代码复杂一点。另外提醒一句delay(10)这个函数如果实现成for(i0;i10;i);开优化后很可能被编译器整个删掉。要么加volatile要么用硬件定时器要么用带_NOP()的循环。5.5 实验室跑得好好的装到现场就偶发数据错现象桌面上测试几百次都没问题装到设备上跑几天出现一两次数据错误重启就好。原因这类玄学问题八成是电气层面的。走线太长导致总线电容超标、上拉电阻偏大导致上升沿变缓、现场有变频器之类的干扰源、电源纹波让从机在写周期内复位。软件时序在实验室的短线上有充足余量到了现场余量被吃光。解决先降速把 SCL 从 100kHz 降到 50kHz 试试如果错误消失基本可以确定是时序余量问题。然后把上拉从 4.7kΩ 降到 2.2kΩ缩短 SDA/SCL 走线并远离功率线两条线尽量并行走、中间不要夹别的信号。如果是掉电导致的加一个掉电检测检测到电压跌落立刻停止写操作。6. 上线前怎么验别把 EEPROM 当黑匣子前面五章讲的是怎么把它写对这一章讲怎么确认它真的写对了。EEPROM 的特点是错误不会立刻暴露可能跑三天才在你面前翻车所以验证必须在上线前做完而且要覆盖边界。第一件事是整片写读比对。从 0x0000 到 0x7FFF 写一段有规律的图案比如每个字节写(addr 0xFF) ^ (addr 8)写完再整片读回来逐字节比对。这个测试能一次性抓出地址位域算错、页号溢出、高字节丢失这类问题。耗时大约 10 秒按每页 10ms 算 512 页完全值得。第二件事是页边界压力测试。专门挑 0x3E、0x3F、0x40、0x7E、0x7F 这些地址做起始点写 1 到 64 字节不等的长度每次都回读验证。这一步专门打回卷 bug用分页封装的应该全过用裸WriteNbyte的很可能在这里现原形。第三件事是掉电测试。写一条记录的过程中随机断电重新上电后检查要么读到完整的新记录要么读到完整的旧记录不能出现半新半旧的拼接值。做不到的话就在记录里加 CRC 或者双备份加序列号。第四件事是寿命评估。24C256 的擦写寿命典型值是 100 万次看着很多但如果你每秒钟写一次同一个地址11 天就用完了。日志类应用一定要做环形缓冲配合页轮转和磨损均衡别盯着一个地址猛写。测试项覆盖目标判定标准建议频次整片写读比对地址位域、页号溢出逐字节完全一致每次改驱动必做页边界压力页写回卷起始 0x3F 写 2 字节0x00 不被覆盖每次改驱动必做ACK 异常注入死等与错误传播拔掉器件后 10ms 内返回错误码每版必做掉电一致性写周期中断回读记录 CRC 全部通过每版必做高温长时间数据保持85℃ 跑 168 小时无错量产前一次说个我自己的教训。早年做一个数据记录仪EEPROM 驱动测了整片写读、测了页边界全都过。装到现场跑了两个月用户反馈说早期的记录被后来的覆盖了。查了很久才发现业务层为了省事每次写之前先擦一个索引区而索引区正好跨在 0x7F 和 0x80 的交界上写 4 个字节的索引从 0x7E 开始第 3 个字节回卷到了 0x40。整片测试全过因为测试图案是连续写的、每次都页对齐页边界测试也全过因为我只测了 0x3F没测 0x7E。从那以后我每次做 EEPROM 相关的东西页边界测试都强制走一遍全地址扫描对每个 64 字节页的最后一个字节位置都做一次写 2 字节、验证下一页首字节未被污染的检查512 页全部扫完。多花两分钟省掉两个月。如果你手上正好有一块用 24C256 的板子数据偶尔对不上建议先把第 2 章那张位域表画在纸上再把 4.3 节的分页封装抄进去八成问题当场就没了。希望帮到你。本文还有配套的精品资源点击获取
