简介这份文档是北邮模拟电子技术实验五的完整报告模板面向电子信息类专业学生及需要掌握放大电路频率特性测试方法的学习者聚焦共射放大电路的中频增益、上下限截频测定以及深负反馈对通频带的影响分析。压缩包共1个docx文件约4.69MB内含实验目的、设备器件清单、仿真与实测波特图标定表格、浅负反馈与深负反馈两组数据的对比分析栏位以及Multisim晶体管模型参数修改附录可直接作为实验记录与结果分析的载体。已有275人学习下载。读者可据此完成100pF与0.01μF两种电容条件下的频率特性仿真和AD2实测对比中频增益、下限截频与上限截频的差异并分析发射极电阻对调后负反馈深度变化对增益和通频带的影响同时理解C4电容对上限截频的调节作用从而掌握波特图测试与仿真方法、深化对负反馈改善频率响应原理的认识。1. 从一组“对不上”的数据说起共射放大电路频率特性到底该怎么测仿真上限截频 1.689MHz实测只有 881.64kHz差了将近一倍。这不是我编出来的数字而是一份共射放大电路频率特性实验报告里真实记录下来的对比结果。中频增益仿真 23.103dB、实测 23.167dB几乎重合下限截频仿真 31.192Hz、实测 33.686Hz也算对得上。唯独上限截频仿真和实测像是两个电路。如果你也在做共射放大电路、波特图、深负反馈这一套实验并且被“为什么仿真和实测差这么多”卡住过这篇就是写给你的。我会把这份报告里的计算、仿真、测试三路数据拆开讲清楚每一个偏差背后的原因以及深负反馈到底把哪些指标改了、改了多少。2. 频率特性三组数据计算、仿真、测试为什么必须放在一张表里比2.1 中频增益对得上不代表电路搭对了很多人做这个实验看到中频增益仿真和实测接近就松一口气觉得电路没问题。这个判断只对了一半。中频增益主要由静态工作点和发射极电阻决定只要晶体管偏置正常、电阻没插错三路数据本来就该接近。报告里 100pF 那组计算 23.251dB、仿真 23.103dB、测试 23.167dB三者差距在 0.15dB 以内说明直流偏置和电阻网络是对的。但中频增益对得上只能证明“中频段没问题”高频段和低频段的偏差它完全反映不出来。我一般会这么比先看中频增益确认偏置再看下限截频确认耦合电容和旁路电容最后看上限截频确认寄生电容和布线。三步里任何一步对不上问题就锁定在那一段。2.2 下限截频看电容上限截频看“看不见的电容”下限截频由耦合电容和发射极旁路电容决定这些是电路图上画出来的、数值明确的元件所以仿真和实测容易对上。100pF 那组下限截频仿真 31.192Hz、实测 33.686Hz0.01μF 那组仿真 30.579Hz、实测 32.654Hz偏差都在 10% 以内属于正常范围。上限截频就完全不同了。它由晶体管内部的结电容、密勒电容以及面包板的分布电容共同决定这些参数在仿真模型里是理想化的在真实面包板上却是随布线变化的。报告里 100pF 组仿真 1.689MHz、实测 881.64kHz0.01μF 组仿真 17.936kHz、实测 12.419kHz偏差都在 30% 到 50% 之间。这个量级的偏差不是操作失误而是仿真模型和真实寄生参数之间的固有差距。2.3 一张对比表把三路数据的判断依据固定下来把计算、仿真、测试放进同一张表不是为了好看是为了让偏差有参照系。下面这张表按报告里的 100pF 和 0.01μF 两组数据整理判断逻辑写在表后面。指标100pF 计算100pF 仿真100pF 测试0.01μF 计算0.01μF 仿真0.01μF 测试中频增益(dB)23.25123.10323.16723.25122.94322.891下限截频—31.192Hz33.686Hz—30.579Hz32.654Hz上限截频—1.689MHz881.64kHz—17.936kHz12.419kHz看这张表的顺序先横向看同一电容值下三路数据的中频增益差距小于 0.5dB 说明偏置和电阻网络没问题再纵向看同一路数据在不同电容值下的上限截频100pF 到 0.01μF 上限截频从 MHz 级掉到十几 kHz 级说明 C4 这个跨接在基极和集电极之间的电容对高频响应起了主导作用最后看仿真和测试的上限截频比值100pF 组约 1.9 倍0.01μF 组约 1.4 倍比值随电容增大而缩小说明 C4 越大外部寄生参数的影响占比越小。提示如果实测上限截频比仿真低很多先别怀疑晶体管坏了优先检查面包板上基极和集电极之间的走线长度以及 C4 的引脚是否过长。3. C4 从 100pF 换到 0.01μF上限截频掉了两个数量级原因在密勒效应3.1 C4 不是普通耦合电容它跨在基极和集电极之间实验电路里 C4 接在晶体管的基极和集电极之间这个位置决定了它不是隔直通交的耦合电容而是处在放大管的输入和输出之间。共射组态下集电极电压与基极电压反相C4 两端的等效电容会被放大 β 倍这就是密勒效应。报告里写“C4 在电路中起到调节 Vbc 的作用”这个说法偏保守更准确的理解是C4 通过密勒效应被放大后并联在输入端直接压低上限截频。C4 从 100pF 增大到 0.01μF容值扩大 100 倍密勒等效电容同步扩大上限截频自然从 1.689MHz 掉到 17.936kHz仿真数据正好差了两个数量级。3.2 用一组估算验证密勒效应对上限截频的压制下面这段 Python 按密勒效应估算上限截频的量级参数取自报告里的电路结构晶体管跨导按 2N5551 在 5V 供电、1mA 量级集电极电流下的典型值取仅用于验证趋势不追求精确复现。# 密勒效应估算上限截频的量级 gm 0.04 # 跨导单位 S2N5551 在 mA 级电流下的典型量级 Rc 1e3 # 集电极电阻 1kΩ Av -gm * Rc # 中频电压增益负号表示反相 C4_list [100e-12, 0.01e-6] # 100pF 与 0.01μF Rin 1e3 # 输入端等效电阻量级取 1kΩ for C4 in C4_list: Cm C4 * (1 abs(Av)) # 密勒等效电容 fh 1 / (2 * 3.1416 * Rin * Cm) # 上限截频估算 print(fC4{C4*1e12:.0f}pF, 密勒电容{Cm*1e12:.0f}pF, 估算上限截频{fh/1e3:.1f}kHz)这段代码的关键在Cm C4 * (1 abs(Av))这一行它把跨接电容按增益放大成输入端等效电容。运行后你会看到100pF 对应的估算上限截频在 MHz 量级0.01μF 对应的估算值掉到几十 kHz 量级和报告里仿真数据的走势一致。参数怎么改gm按实际静态电流调整Rin按基极偏置电阻的并联值调整Rc按电路里的集电极电阻改。如果估算值和仿真值差一个数量级以上先检查Av的符号处理密勒效应里增益取绝对值。3.3 仿真和实测在上限截频上的差距根源在模型简化报告附录里有一张 Multisim 晶体管模型参数修改表把 2N5551 的 IS 从 2.511e-15 改成 3.92e-14BF 按万用表实测 β 改VAF 和 IKF 都改成 1e30 以忽略基区调宽效应和大电流 β 下降ISE 改成 0 以忽略小电流 β 下降。这些修改的目的是让仿真模型更接近理想化便于和理论计算对照。但代价是模型里没有面包板的分布电容、没有引脚电感、没有走线之间的耦合。所以仿真出来的上限截频总是偏高实测总是偏低。这不是仿真错了也不是实测错了是两者描述的对象不同。我一般会这么处理仿真用来验证趋势和量级实测用来确认真实电路的带宽余量两者都保留不强行让它们相等。4. 深负反馈前后增益掉了 14dB下限截频降了 5 倍上限截频反而涨了4.1 把 R3 和 R4 对调改的是反馈深度不是静态工作点报告里加深负反馈的做法是把发射极电阻 R3 和 R4 对调位置。这个操作的精妙之处在于直流路径上两个电阻串联的总阻值不变静态工作点不动交流路径上反馈系数变了负反馈深度加深。所以中频增益从 23.251dB 掉到 9.256dB计算值降了约 14dB但晶体管的工作点还是原来那个。这个手法在实验里很常见目的是把“反馈深度”这个变量单独拎出来不让偏置变化干扰结论。如果你对调后中频增益没怎么变先检查旁路电容接在哪个电阻两端旁路位置决定了交流反馈系数。4.2 深负反馈对三个指标的影响方向不一样把报告里 100pF 和 0.01μF 两组深负反馈数据放在一起看规律很清楚指标浅负反馈(100pF)深负反馈(100pF)浅负反馈(0.01μF)深负反馈(0.01μF)仿真中频增益(dB)23.1039.23322.9439.187测试中频增益(dB)23.1679.47422.8919.474仿真下限截频31.192Hz4.826Hz30.579Hz5.459Hz测试下限截频33.686Hz5.893Hz32.654Hz5.463Hz仿真上限截频1.689MHz1.796MHz17.936kHz16.988kHz测试上限截频881.64kHz1.0075MHz12.419kHz13.345kHz增益下降是预期内的负反馈用增益换带宽和稳定性。下限截频从 30Hz 量级降到 5Hz 量级降了约 5 到 6 倍这个改善很明显原因是负反馈降低了放大器对耦合电容和旁路电容的敏感度。上限截频的变化就有意思了100pF 组仿真从 1.689MHz 涨到 1.796MHz测试从 881.64kHz 涨到 1.0075MHz都是上升但 0.01μF 组仿真从 17.936kHz 微降到 16.988kHz测试从 12.419kHz 涨到 13.345kHz方向不一致。报告里写“上限截频也略微减小”这个描述只对仿真那一路成立测试那一路其实是增大的。4.3 上限截频方向不一致说明 C4 主导时负反馈的带宽扩展被掩盖为什么 100pF 组深负反馈后上限截频明显上升0.01μF 组却几乎不动甚至微降我的判断是负反馈扩展带宽的前提是主极点由反馈环路内的电容决定。100pF 时 C4 较小密勒等效电容不占绝对主导负反馈降低输出电阻、拓宽带宽的作用能体现出来0.01μF 时 C4 的密勒等效电容已经大到把主极点压得很低负反馈虽然也起作用但主极点位置被 C4 锁死带宽扩展的幅度就被掩盖了。这组数据正好说明一个常被忽略的点负反馈不是万能的带宽扩展手段当寄生电容或跨接电容已经主导高频响应时先改电容比加深反馈更有效。注意报告里 0.01μF 深负反馈的测试上限截频 13.345kHz 高于仿真 16.988kHz 对应的趋势判断写分析时不要直接抄“上限截频增大”或“上限截频减小”要按电容值分开说。5. 避坑记录这个实验里最容易翻车的五个地方5.1 现象仿真上限截频正常实测怎么调都上不去原因面包板上 C4 的引脚过长或者基极到集电极的走线绕了一圈分布电容和引脚电感把高频响应压下去了。解决把 C4 直接跨接在晶体管两个引脚根部走线尽量短重测后上限截频通常会往仿真值靠一截。如果还是上不去检查 AD2 探头的地线是不是夹得太远地线环路本身就是一个电感。5.2 现象下限截频实测比仿真高很多低频段增益掉得早原因耦合电容或旁路电容的极性接反或者电容实际容值偏离标称值。电解电容反接后容值会大幅下降低频特性直接变差。解决按电路图核对 10μF 和 100μF 电容的极性用万用表电容档量一下实际容值偏差超过 20% 就换一个。旁路电容如果虚焊交流反馈系数会变下限截频也会异常。5.3 现象深负反馈后中频增益没降多少和计算值对不上原因R3 和 R4 对调后旁路电容还接在原来的位置交流反馈系数没真正改变。解决确认旁路电容接在哪个电阻两端对调电阻的同时旁路位置要跟着改否则直流工作点变了、交流反馈深度没变数据两头不靠。改完先测静态工作点确认集电极电流和之前一致再测交流指标。5.4 现象波特图中频段出现凹陷或毛刺增益曲线不平坦原因AD2 网络分析仪的扫频幅度设得太大放大器进入非线性区或者面包板电源去耦不足高频段电源纹波串进信号路径。解决把扫频幅度降到小信号范围输出波形用示波器看一眼有没有削顶在电源入口并一个 0.1μF 陶瓷电容缩短电源走线。中频段毛刺多半是接触不良重新插一遍晶体管和电阻。5.5 现象仿真和实测下限截频差得不多但上限截频差一倍不知道报告里怎么写分析原因把仿真和实测当成应该相等的两组数据发现不等就不知道怎么解释。解决换一个判断框架仿真验证的是电路拓扑和参数趋势实测验证的是真实带宽余量两者本来就不该相等。写分析时按“中频增益一致说明偏置正确、下限截频一致说明电容网络正确、上限截频差异说明寄生参数影响”这条线展开比强行解释“为什么差”更有说服力。6. 把三路数据用起来一个可复用的对比分析模板这份报告最值得借鉴的地方不是某一组数据而是它把计算、仿真、测试三路数据固定在同一张表里对比的结构。我后来做任何放大电路实验都沿用这个模板先列计算值作为理论基准再列仿真值验证拓扑最后列实测值确认真实性能三列并排偏差方向一目了然。具体操作上计算值用公式手算中频增益和截止频率仿真值在 Multisim 里用波特图仪读实测值用 AD2 网络分析功能扫。读波特图时中频增益取平坦段上限截频取增益下降 3dB 对应的频率点下限截频同理标定位置在图上标清楚截图贴进报告。有一个细节值得单独说报告里 100pF 深负反馈的测试中频增益是 9.4744dB仿真 9.233dB计算 9.256dB三者差距不到 0.25dB比浅负反馈那组的离散度还小。这说明深负反馈在压低增益的同时也压低了三路数据之间的相对偏差电路的可预测性变好了。这个现象在写体会时可以展开负反馈用增益换的不只是带宽还有一致性。反过来如果你发现深负反馈后三路数据反而更分散先查反馈电阻对调后有没有引入额外的寄生耦合尤其是发射极到地的走线。回过头看这个实验里最值钱的经验是仿真和实测对不上不是失败是信息。上限截频差一倍告诉你寄生参数在真实电路里占多大权重深负反馈后上限截频方向不一致告诉你 C4 已经主导了高频响应。把这些偏差当成判断依据写进分析比追求三组数据完全一致有意义得多。从那以后我每次做频率特性实验都强制自己先填完三路对比表再动笔写分析表里哪一格偏差大分析就从哪一格切入。希望这套对比框架能帮到你报告里的原始数据和参数表可以直接拿去对照自己的电路。本文还有配套的精品资源点击获取
简介这份文档是北邮模拟电子技术实验五的完整报告模板面向电子信息类专业学生及需要掌握放大电路频率特性测试方法的学习者聚焦共射放大电路的中频增益、上下限截频测定以及深负反馈对通频带的影响分析。压缩包共1个docx文件约4.69MB内含实验目的、设备器件清单、仿真与实测波特图标定表格、浅负反馈与深负反馈两组数据的对比分析栏位以及Multisim晶体管模型参数修改附录可直接作为实验记录与结果分析的载体。已有275人学习下载。读者可据此完成100pF与0.01μF两种电容条件下的频率特性仿真和AD2实测对比中频增益、下限截频与上限截频的差异并分析发射极电阻对调后负反馈深度变化对增益和通频带的影响同时理解C4电容对上限截频的调节作用从而掌握波特图测试与仿真方法、深化对负反馈改善频率响应原理的认识。1. 从一组“对不上”的数据说起共射放大电路频率特性到底该怎么测仿真上限截频 1.689MHz实测只有 881.64kHz差了将近一倍。这不是我编出来的数字而是一份共射放大电路频率特性实验报告里真实记录下来的对比结果。中频增益仿真 23.103dB、实测 23.167dB几乎重合下限截频仿真 31.192Hz、实测 33.686Hz也算对得上。唯独上限截频仿真和实测像是两个电路。如果你也在做共射放大电路、波特图、深负反馈这一套实验并且被“为什么仿真和实测差这么多”卡住过这篇就是写给你的。我会把这份报告里的计算、仿真、测试三路数据拆开讲清楚每一个偏差背后的原因以及深负反馈到底把哪些指标改了、改了多少。2. 频率特性三组数据计算、仿真、测试为什么必须放在一张表里比2.1 中频增益对得上不代表电路搭对了很多人做这个实验看到中频增益仿真和实测接近就松一口气觉得电路没问题。这个判断只对了一半。中频增益主要由静态工作点和发射极电阻决定只要晶体管偏置正常、电阻没插错三路数据本来就该接近。报告里 100pF 那组计算 23.251dB、仿真 23.103dB、测试 23.167dB三者差距在 0.15dB 以内说明直流偏置和电阻网络是对的。但中频增益对得上只能证明“中频段没问题”高频段和低频段的偏差它完全反映不出来。我一般会这么比先看中频增益确认偏置再看下限截频确认耦合电容和旁路电容最后看上限截频确认寄生电容和布线。三步里任何一步对不上问题就锁定在那一段。2.2 下限截频看电容上限截频看“看不见的电容”下限截频由耦合电容和发射极旁路电容决定这些是电路图上画出来的、数值明确的元件所以仿真和实测容易对上。100pF 那组下限截频仿真 31.192Hz、实测 33.686Hz0.01μF 那组仿真 30.579Hz、实测 32.654Hz偏差都在 10% 以内属于正常范围。上限截频就完全不同了。它由晶体管内部的结电容、密勒电容以及面包板的分布电容共同决定这些参数在仿真模型里是理想化的在真实面包板上却是随布线变化的。报告里 100pF 组仿真 1.689MHz、实测 881.64kHz0.01μF 组仿真 17.936kHz、实测 12.419kHz偏差都在 30% 到 50% 之间。这个量级的偏差不是操作失误而是仿真模型和真实寄生参数之间的固有差距。2.3 一张对比表把三路数据的判断依据固定下来把计算、仿真、测试放进同一张表不是为了好看是为了让偏差有参照系。下面这张表按报告里的 100pF 和 0.01μF 两组数据整理判断逻辑写在表后面。指标100pF 计算100pF 仿真100pF 测试0.01μF 计算0.01μF 仿真0.01μF 测试中频增益(dB)23.25123.10323.16723.25122.94322.891下限截频—31.192Hz33.686Hz—30.579Hz32.654Hz上限截频—1.689MHz881.64kHz—17.936kHz12.419kHz看这张表的顺序先横向看同一电容值下三路数据的中频增益差距小于 0.5dB 说明偏置和电阻网络没问题再纵向看同一路数据在不同电容值下的上限截频100pF 到 0.01μF 上限截频从 MHz 级掉到十几 kHz 级说明 C4 这个跨接在基极和集电极之间的电容对高频响应起了主导作用最后看仿真和测试的上限截频比值100pF 组约 1.9 倍0.01μF 组约 1.4 倍比值随电容增大而缩小说明 C4 越大外部寄生参数的影响占比越小。提示如果实测上限截频比仿真低很多先别怀疑晶体管坏了优先检查面包板上基极和集电极之间的走线长度以及 C4 的引脚是否过长。3. C4 从 100pF 换到 0.01μF上限截频掉了两个数量级原因在密勒效应3.1 C4 不是普通耦合电容它跨在基极和集电极之间实验电路里 C4 接在晶体管的基极和集电极之间这个位置决定了它不是隔直通交的耦合电容而是处在放大管的输入和输出之间。共射组态下集电极电压与基极电压反相C4 两端的等效电容会被放大 β 倍这就是密勒效应。报告里写“C4 在电路中起到调节 Vbc 的作用”这个说法偏保守更准确的理解是C4 通过密勒效应被放大后并联在输入端直接压低上限截频。C4 从 100pF 增大到 0.01μF容值扩大 100 倍密勒等效电容同步扩大上限截频自然从 1.689MHz 掉到 17.936kHz仿真数据正好差了两个数量级。3.2 用一组估算验证密勒效应对上限截频的压制下面这段 Python 按密勒效应估算上限截频的量级参数取自报告里的电路结构晶体管跨导按 2N5551 在 5V 供电、1mA 量级集电极电流下的典型值取仅用于验证趋势不追求精确复现。# 密勒效应估算上限截频的量级 gm 0.04 # 跨导单位 S2N5551 在 mA 级电流下的典型量级 Rc 1e3 # 集电极电阻 1kΩ Av -gm * Rc # 中频电压增益负号表示反相 C4_list [100e-12, 0.01e-6] # 100pF 与 0.01μF Rin 1e3 # 输入端等效电阻量级取 1kΩ for C4 in C4_list: Cm C4 * (1 abs(Av)) # 密勒等效电容 fh 1 / (2 * 3.1416 * Rin * Cm) # 上限截频估算 print(fC4{C4*1e12:.0f}pF, 密勒电容{Cm*1e12:.0f}pF, 估算上限截频{fh/1e3:.1f}kHz)这段代码的关键在Cm C4 * (1 abs(Av))这一行它把跨接电容按增益放大成输入端等效电容。运行后你会看到100pF 对应的估算上限截频在 MHz 量级0.01μF 对应的估算值掉到几十 kHz 量级和报告里仿真数据的走势一致。参数怎么改gm按实际静态电流调整Rin按基极偏置电阻的并联值调整Rc按电路里的集电极电阻改。如果估算值和仿真值差一个数量级以上先检查Av的符号处理密勒效应里增益取绝对值。3.3 仿真和实测在上限截频上的差距根源在模型简化报告附录里有一张 Multisim 晶体管模型参数修改表把 2N5551 的 IS 从 2.511e-15 改成 3.92e-14BF 按万用表实测 β 改VAF 和 IKF 都改成 1e30 以忽略基区调宽效应和大电流 β 下降ISE 改成 0 以忽略小电流 β 下降。这些修改的目的是让仿真模型更接近理想化便于和理论计算对照。但代价是模型里没有面包板的分布电容、没有引脚电感、没有走线之间的耦合。所以仿真出来的上限截频总是偏高实测总是偏低。这不是仿真错了也不是实测错了是两者描述的对象不同。我一般会这么处理仿真用来验证趋势和量级实测用来确认真实电路的带宽余量两者都保留不强行让它们相等。4. 深负反馈前后增益掉了 14dB下限截频降了 5 倍上限截频反而涨了4.1 把 R3 和 R4 对调改的是反馈深度不是静态工作点报告里加深负反馈的做法是把发射极电阻 R3 和 R4 对调位置。这个操作的精妙之处在于直流路径上两个电阻串联的总阻值不变静态工作点不动交流路径上反馈系数变了负反馈深度加深。所以中频增益从 23.251dB 掉到 9.256dB计算值降了约 14dB但晶体管的工作点还是原来那个。这个手法在实验里很常见目的是把“反馈深度”这个变量单独拎出来不让偏置变化干扰结论。如果你对调后中频增益没怎么变先检查旁路电容接在哪个电阻两端旁路位置决定了交流反馈系数。4.2 深负反馈对三个指标的影响方向不一样把报告里 100pF 和 0.01μF 两组深负反馈数据放在一起看规律很清楚指标浅负反馈(100pF)深负反馈(100pF)浅负反馈(0.01μF)深负反馈(0.01μF)仿真中频增益(dB)23.1039.23322.9439.187测试中频增益(dB)23.1679.47422.8919.474仿真下限截频31.192Hz4.826Hz30.579Hz5.459Hz测试下限截频33.686Hz5.893Hz32.654Hz5.463Hz仿真上限截频1.689MHz1.796MHz17.936kHz16.988kHz测试上限截频881.64kHz1.0075MHz12.419kHz13.345kHz增益下降是预期内的负反馈用增益换带宽和稳定性。下限截频从 30Hz 量级降到 5Hz 量级降了约 5 到 6 倍这个改善很明显原因是负反馈降低了放大器对耦合电容和旁路电容的敏感度。上限截频的变化就有意思了100pF 组仿真从 1.689MHz 涨到 1.796MHz测试从 881.64kHz 涨到 1.0075MHz都是上升但 0.01μF 组仿真从 17.936kHz 微降到 16.988kHz测试从 12.419kHz 涨到 13.345kHz方向不一致。报告里写“上限截频也略微减小”这个描述只对仿真那一路成立测试那一路其实是增大的。4.3 上限截频方向不一致说明 C4 主导时负反馈的带宽扩展被掩盖为什么 100pF 组深负反馈后上限截频明显上升0.01μF 组却几乎不动甚至微降我的判断是负反馈扩展带宽的前提是主极点由反馈环路内的电容决定。100pF 时 C4 较小密勒等效电容不占绝对主导负反馈降低输出电阻、拓宽带宽的作用能体现出来0.01μF 时 C4 的密勒等效电容已经大到把主极点压得很低负反馈虽然也起作用但主极点位置被 C4 锁死带宽扩展的幅度就被掩盖了。这组数据正好说明一个常被忽略的点负反馈不是万能的带宽扩展手段当寄生电容或跨接电容已经主导高频响应时先改电容比加深反馈更有效。注意报告里 0.01μF 深负反馈的测试上限截频 13.345kHz 高于仿真 16.988kHz 对应的趋势判断写分析时不要直接抄“上限截频增大”或“上限截频减小”要按电容值分开说。5. 避坑记录这个实验里最容易翻车的五个地方5.1 现象仿真上限截频正常实测怎么调都上不去原因面包板上 C4 的引脚过长或者基极到集电极的走线绕了一圈分布电容和引脚电感把高频响应压下去了。解决把 C4 直接跨接在晶体管两个引脚根部走线尽量短重测后上限截频通常会往仿真值靠一截。如果还是上不去检查 AD2 探头的地线是不是夹得太远地线环路本身就是一个电感。5.2 现象下限截频实测比仿真高很多低频段增益掉得早原因耦合电容或旁路电容的极性接反或者电容实际容值偏离标称值。电解电容反接后容值会大幅下降低频特性直接变差。解决按电路图核对 10μF 和 100μF 电容的极性用万用表电容档量一下实际容值偏差超过 20% 就换一个。旁路电容如果虚焊交流反馈系数会变下限截频也会异常。5.3 现象深负反馈后中频增益没降多少和计算值对不上原因R3 和 R4 对调后旁路电容还接在原来的位置交流反馈系数没真正改变。解决确认旁路电容接在哪个电阻两端对调电阻的同时旁路位置要跟着改否则直流工作点变了、交流反馈深度没变数据两头不靠。改完先测静态工作点确认集电极电流和之前一致再测交流指标。5.4 现象波特图中频段出现凹陷或毛刺增益曲线不平坦原因AD2 网络分析仪的扫频幅度设得太大放大器进入非线性区或者面包板电源去耦不足高频段电源纹波串进信号路径。解决把扫频幅度降到小信号范围输出波形用示波器看一眼有没有削顶在电源入口并一个 0.1μF 陶瓷电容缩短电源走线。中频段毛刺多半是接触不良重新插一遍晶体管和电阻。5.5 现象仿真和实测下限截频差得不多但上限截频差一倍不知道报告里怎么写分析原因把仿真和实测当成应该相等的两组数据发现不等就不知道怎么解释。解决换一个判断框架仿真验证的是电路拓扑和参数趋势实测验证的是真实带宽余量两者本来就不该相等。写分析时按“中频增益一致说明偏置正确、下限截频一致说明电容网络正确、上限截频差异说明寄生参数影响”这条线展开比强行解释“为什么差”更有说服力。6. 把三路数据用起来一个可复用的对比分析模板这份报告最值得借鉴的地方不是某一组数据而是它把计算、仿真、测试三路数据固定在同一张表里对比的结构。我后来做任何放大电路实验都沿用这个模板先列计算值作为理论基准再列仿真值验证拓扑最后列实测值确认真实性能三列并排偏差方向一目了然。具体操作上计算值用公式手算中频增益和截止频率仿真值在 Multisim 里用波特图仪读实测值用 AD2 网络分析功能扫。读波特图时中频增益取平坦段上限截频取增益下降 3dB 对应的频率点下限截频同理标定位置在图上标清楚截图贴进报告。有一个细节值得单独说报告里 100pF 深负反馈的测试中频增益是 9.4744dB仿真 9.233dB计算 9.256dB三者差距不到 0.25dB比浅负反馈那组的离散度还小。这说明深负反馈在压低增益的同时也压低了三路数据之间的相对偏差电路的可预测性变好了。这个现象在写体会时可以展开负反馈用增益换的不只是带宽还有一致性。反过来如果你发现深负反馈后三路数据反而更分散先查反馈电阻对调后有没有引入额外的寄生耦合尤其是发射极到地的走线。回过头看这个实验里最值钱的经验是仿真和实测对不上不是失败是信息。上限截频差一倍告诉你寄生参数在真实电路里占多大权重深负反馈后上限截频方向不一致告诉你 C4 已经主导了高频响应。把这些偏差当成判断依据写进分析比追求三组数据完全一致有意义得多。从那以后我每次做频率特性实验都强制自己先填完三路对比表再动笔写分析表里哪一格偏差大分析就从哪一格切入。希望这套对比框架能帮到你报告里的原始数据和参数表可以直接拿去对照自己的电路。本文还有配套的精品资源点击获取
