1. 从一颗AI芯片的诞生说起为什么测试环节突然被推到了台前过去两年大家聊AI芯片话题几乎都绕着算力、制程、HBM带宽、互联协议这些词打转。发布会上的PPT永远在比TOPS数字媒体标题也习惯用算力翻倍能效比提升来抓眼球。但如果你真的在芯片行业里待过尤其是做过流片后的验证和量产测试就会知道一个很反直觉的事实一颗芯片能不能按时交付、能不能赚钱很多时候不取决于设计做得多漂亮而取决于测试环节能不能扛住。我身边做AI加速卡的朋友最近一年最头疼的事不是架构设计而是高频信号在测试环节的各种玄学问题。芯片频率越拉越高SerDes通道从56Gbps往112Gbps甚至224Gbps走信号完整性问题从设计阶段一路蔓延到测试阶段。以前测试工程师还能靠经验糊过去现在不行了一个探针选错整批数据的可信度都要打问号。这就是高频测试正在成为隐形护城河这句话的真实含义。它不是营销话术而是行业里正在发生的结构性变化。设计能力大家都能砸钱堆人但测试能力——尤其是高频、高并行、高可靠性的测试能力——是需要时间、设备和经验一点点磨出来的短期砸钱也未必追得上。这篇文章我想聊的不是某个具体产品的评测而是把AI芯片高频测试这件事拆开讲清楚它到底难在哪、射频探针这类关键器件扮演什么角色、芯片设计阶段又该如何为测试留出余量。适合做芯片设计、封测、硬件验证的同行参考也适合对半导体产业链感兴趣、想理解为什么测试是护城河的读者。2. 高频测试到底在测什么从直流参数到射频信号的跨越2.1 传统芯片测试的三个层次要理解高频测试为什么难得先搞清楚芯片测试本身分几层。最基础的是直流参数测试测的是电压、电流、漏电、阈值这些静态指标设备相对简单探针也以DC探针为主。往上一层是功能测试验证芯片逻辑功能是否正常靠的是ATE自动测试设备跑向量。再往上才是高频/射频测试测的是信号在高速传输下的眼图、抖动、S参数、回波损耗这些动态指标。前两层测试行业已经非常成熟探针台、ATE、测试程序都有标准套路。但第三层不一样它把测试从电学问题变成了电磁问题。信号频率一旦上到几十GHz导线不再是导线而是传输线探针不再是探针而是天线。你测到的信号很可能不是芯片真实输出的信号而是探针、线缆、夹具共同作用后的结果。2.2 高频测试的核心指标具体来说AI芯片高频测试主要盯这几个指标指标含义为什么关键插入损耗信号经过通道后的衰减损耗太大眼图闭合误码率飙升回波损耗反射回来的信号比例阻抗不匹配会导致信号振铃眼图张开度信号质量的可视化指标直接反映链路裕量抖动信号边沿的时间不确定性高频下抖动会吃掉时序余量S参数通道的频域特性用于建模和仿真验证这些指标里任何一个不达标都可能让一颗设计完美的芯片在系统里跑不起来。而问题在于这些指标既取决于芯片本身也取决于测试链路。你很难分清一个眼图闭合到底是芯片输出差还是探针没选好。2.3 为什么AI芯片对高频测试格外敏感AI芯片和普通芯片的区别在于它的价值高度集中在互联带宽上。训练大模型时芯片之间要频繁同步梯度、交换激活值这些数据流全靠高速SerDes通道扛。通道速率越高单位时间能搬的数据越多集群效率越高。所以AI芯片厂商拼命把SerDes速率往上推112Gbps已经量产224Gbps在预研。但速率越高测试越难。112Gbps的Nyquist频率是56GHz这个频段上PCB走线的损耗、连接器的寄生电容、探针的寄生电感全都会显著影响测量结果。更麻烦的是AI芯片通常有几十甚至上百个高速通道测试时要同时保证所有通道的一致性这对测试系统的并行能力和稳定性提出了极高要求。3. 射频探针高频测试链路里最容易被低估的一环3.1 探针不只是一根针外行看探针觉得就是一根金属针扎到芯片焊盘上导通就行。但在高频场景下探针是一个精密的微波器件。它要满足几个苛刻条件接触电阻足够低、寄生参数足够小、阻抗匹配足够好、机械寿命足够长、还要能适应细间距焊盘。射频探针的典型结构包括针尖、针体、阻抗匹配网络和接口。针尖负责接触针体负责传输匹配网络负责把阻抗调到50欧姆接口负责连到测试仪器。每一部分的设计都会影响最终测量结果。比如针尖的几何形状决定了接触电感和电容针体的材料决定了损耗匹配网络的精度决定了回波损耗。3.2 探针选型的几个关键参数选射频探针时我一般会重点看这几个参数带宽探针的可用频率范围必须覆盖被测信号频率。测56GHz信号探针带宽至少要到67GHz留出余量。插入损耗在目标频段内的损耗值越低越好。通常用dB表示比如-1dB40GHz。回波损耗反映阻抗匹配程度一般要求优于-10dB好的能到-15dB以下。针尖间距要和芯片焊盘间距匹配GSG地-信号-地结构常见间距有100μm、150μm、250μm等。接触压力影响接触电阻和焊盘损伤需要根据焊盘材料和尺寸调整。寿命高频探针寿命通常比DC探针短因为针尖磨损更快。这些参数之间往往互相制约。比如带宽越高针尖通常越细寿命就越短间距越小制造难度越大成本越高。选型本质上是在性能、寿命、成本之间找平衡。3.3 一个真实的选型踩坑案例我之前参与过一个112Gbps SerDes的测试项目初期为了省钱选了一款带宽标称67GHz的探针。结果实测发现在50GHz以上频段插入损耗急剧恶化眼图几乎完全闭合。一开始怀疑是芯片问题排查了两周换了三批芯片都一样。后来用矢量网络分析仪单独测探针的S参数才发现这款探针在55GHz以上的回波损耗只有-6dB远低于标称值。换了一款带宽110GHz的高端探针后眼图立刻张开。这件事给我的教训是探针的标称带宽不等于可用带宽一定要看目标频段内的实际损耗和匹配曲线最好要求供应商提供实测S参数数据。省下的探针钱远远抵不上排查问题浪费的时间和人力。4. 芯片设计阶段就要为测试留余量DFT不只是加扫描链4.1 测试友好设计的三条原则很多设计工程师觉得测试是后端的事设计做完就甩给测试团队。这种思路在高频场景下会吃大亏。正确的做法是在设计阶段就把测试需求考虑进去也就是常说的DFTDesign for Test。针对高频测试我总结三条原则第一关键高速通道要留测试点。不能只依赖封装后的系统级测试要在晶圆或裸片阶段就能探测到关键节点。这意味着在版图设计时就要预留探针焊盘而且焊盘的位置、间距、周围地屏蔽都要按射频规范来。第二测试结构要和功能结构解耦。理想情况下测试时接入的探针不应该显著改变电路的工作状态。这需要在设计时加入缓冲器、匹配网络或可切换的测试通路。第三留足设计余量。如果芯片设计时眼图裕量只有10%那测试环节稍微引入一点损耗就可能不达标。经验做法是设计阶段至少留30%以上的余量给测试链路的不确定性留空间。4.2 探针焊盘的版图设计细节探针焊盘的设计有几个容易忽略的细节。首先是焊盘尺寸太小接触不可靠太大寄生电容大。通常射频探针焊盘在50μm到100μm见方比较合适。其次是地-信号-地结构两个地焊盘要尽量靠近信号焊盘形成共面波导结构控制阻抗。地焊盘还要通过密集的过孔连到内部地平面降低地电感。还有一个坑是焊盘下方的金属。有些设计为了美观或散热在焊盘下方铺满金属结果形成大的寄生电容高频信号直接漏掉。正确做法是焊盘下方做挖空处理或者只保留必要的参考地。4.3 测试模式与工作模式的切换AI芯片通常有正常工作和测试两种模式。测试模式下芯片可能会输出特定的测试图案比如PRBS序列方便评估信号质量。设计时要确保模式切换不会引入额外的寄生效应。我见过一些设计测试模式下的输出驱动能力被刻意调低结果测出来的眼图比实际工作状态差很多导致误判。比较好的做法是让测试模式尽量复现真实工作状态包括驱动强度、预加重、均衡设置等。如果确实需要不同的配置要在测试报告里明确标注避免混淆。5. 测试链路搭建的实战细节从校准到数据分析5.1 校准不是走过场高频测试链路搭建的第一步是校准。校准的目的是把测试仪器参考面移到探针针尖消除线缆、连接器、探针带来的系统误差。常用方法有SOLT短路-开路-负载-直通和TRL直通-反射-线等。校准最容易出问题的地方是校准件质量和操作一致性。校准件本身有误差如果校准件精度不够校准结果就是错的。操作上每次更换探针或线缆都要重新校准不能图省事跳过。我见过团队为了赶进度连续测了一周都没重新校准结果数据漂移严重最后全部返工。提示校准后建议用验证件复核一次确认校准结果在可接受范围内再开始正式测试。5.2 探针台与仪器的配合探针台负责精确定位探针仪器负责产生和测量信号。两者配合的关键是同步和接地。同步方面如果测试涉及多通道并行要确保各通道的触发信号对齐否则眼图会错位。接地方面整个测试系统要单点接地避免地环路引入噪声。探针台的移动精度也很关键。高频探针针尖很细移动时稍有不慎就会损坏针尖或划伤焊盘。建议先用低倍显微镜粗定位再换高倍镜头精调。扎针时要缓慢下压观察接触电阻变化不要一次性压到底。5.3 数据采集与处理高频测试数据量大一个通道的眼图可能包含几百万个采样点。数据采集时要注意采样率和存储深度采样率不够会漏掉高频细节存储深度不够会截断信号。采集后的数据处理包括均衡、滤波、统计分析等这些步骤会显著影响最终结果必须在报告里说明处理参数。我个人的习惯是保留原始数据处理后的数据只作为参考。这样万一结果有争议可以回溯到原始数据重新分析。另外测试报告里要记录环境温度、湿度、供电电压等条件这些因素对高频测试结果有影响。6. 那些只有踩过才知道的坑高频测试的常见误区6.1 误区一探针越贵越好贵的探针通常性能更好但不一定适合你的场景。比如测低频信号用高频探针就是浪费而且高频探针针尖更脆弱寿命反而短。选型要匹配实际需求不是越贵越好。6.2 误区二眼图张开就万事大吉眼图是重要指标但不是唯一指标。抖动、误码率、通道间偏斜同样关键。有些链路眼图看着不错但抖动很大实际系统里误码率超标。要综合多个指标判断。6.3 误区三测试一次通过就代表设计没问题高频测试有随机性一次通过不代表批次都通过。要统计多颗芯片、多次测试的结果看分布和一致性。AI芯片通常要求很高的良率单颗通过没有意义。6.4 误区四忽略测试成本高频测试设备和探针都很贵测试时间也长。如果测试方案设计不合理测试成本可能吃掉芯片利润。要在测试覆盖率和成本之间找平衡不是测得越多越好。7. 从测试能力看芯片公司的长期竞争力回到开头那句话高频测试为什么是隐形护城河因为设计和制造能力可以通过买IP、买设备快速补齐但测试能力是体系能力涉及人、设备、流程、经验的长期积累。一颗芯片从流片到量产测试环节要反复迭代每次迭代都在积累数据和经验。这些经验最终会反哺设计让下一代芯片的一次成功率更高。我观察到一个现象头部芯片公司的测试团队往往比设计团队还稳定因为测试经验太宝贵了换个人就要重新踩坑。而一些新入局的团队设计能力不差但测试环节频频翻车导致产品迟迟无法量产。这就是护城河的体现。对于从业者来说如果你在做AI芯片相关的工作建议多花点时间理解测试环节。不一定要成为测试专家但至少要能和测试团队有效沟通理解他们的约束和难点。设计时多留一点余量版图上多考虑一点测试需求后期能省下大量返工时间。射频探针这类关键器件建议尽早和供应商建立联系了解他们的产品路线图和实测数据。不要等到项目卡住了才临时找方案那时候选择空间很小。测试设备的使用排期也要提前规划高端矢量网络分析仪和探针台往往很抢手。最后分享一个我自己的习惯每次测试结束后不管结果好坏都写一份简短的复盘记录用了什么探针、什么设置、遇到什么问题、怎么解决的。这些记录积累下来就是团队最宝贵的资产。下次遇到类似场景翻出来看看能少走很多弯路。
1. 从一颗AI芯片的诞生说起为什么测试环节突然被推到了台前过去两年大家聊AI芯片话题几乎都绕着算力、制程、HBM带宽、互联协议这些词打转。发布会上的PPT永远在比TOPS数字媒体标题也习惯用算力翻倍能效比提升来抓眼球。但如果你真的在芯片行业里待过尤其是做过流片后的验证和量产测试就会知道一个很反直觉的事实一颗芯片能不能按时交付、能不能赚钱很多时候不取决于设计做得多漂亮而取决于测试环节能不能扛住。我身边做AI加速卡的朋友最近一年最头疼的事不是架构设计而是高频信号在测试环节的各种玄学问题。芯片频率越拉越高SerDes通道从56Gbps往112Gbps甚至224Gbps走信号完整性问题从设计阶段一路蔓延到测试阶段。以前测试工程师还能靠经验糊过去现在不行了一个探针选错整批数据的可信度都要打问号。这就是高频测试正在成为隐形护城河这句话的真实含义。它不是营销话术而是行业里正在发生的结构性变化。设计能力大家都能砸钱堆人但测试能力——尤其是高频、高并行、高可靠性的测试能力——是需要时间、设备和经验一点点磨出来的短期砸钱也未必追得上。这篇文章我想聊的不是某个具体产品的评测而是把AI芯片高频测试这件事拆开讲清楚它到底难在哪、射频探针这类关键器件扮演什么角色、芯片设计阶段又该如何为测试留出余量。适合做芯片设计、封测、硬件验证的同行参考也适合对半导体产业链感兴趣、想理解为什么测试是护城河的读者。2. 高频测试到底在测什么从直流参数到射频信号的跨越2.1 传统芯片测试的三个层次要理解高频测试为什么难得先搞清楚芯片测试本身分几层。最基础的是直流参数测试测的是电压、电流、漏电、阈值这些静态指标设备相对简单探针也以DC探针为主。往上一层是功能测试验证芯片逻辑功能是否正常靠的是ATE自动测试设备跑向量。再往上才是高频/射频测试测的是信号在高速传输下的眼图、抖动、S参数、回波损耗这些动态指标。前两层测试行业已经非常成熟探针台、ATE、测试程序都有标准套路。但第三层不一样它把测试从电学问题变成了电磁问题。信号频率一旦上到几十GHz导线不再是导线而是传输线探针不再是探针而是天线。你测到的信号很可能不是芯片真实输出的信号而是探针、线缆、夹具共同作用后的结果。2.2 高频测试的核心指标具体来说AI芯片高频测试主要盯这几个指标指标含义为什么关键插入损耗信号经过通道后的衰减损耗太大眼图闭合误码率飙升回波损耗反射回来的信号比例阻抗不匹配会导致信号振铃眼图张开度信号质量的可视化指标直接反映链路裕量抖动信号边沿的时间不确定性高频下抖动会吃掉时序余量S参数通道的频域特性用于建模和仿真验证这些指标里任何一个不达标都可能让一颗设计完美的芯片在系统里跑不起来。而问题在于这些指标既取决于芯片本身也取决于测试链路。你很难分清一个眼图闭合到底是芯片输出差还是探针没选好。2.3 为什么AI芯片对高频测试格外敏感AI芯片和普通芯片的区别在于它的价值高度集中在互联带宽上。训练大模型时芯片之间要频繁同步梯度、交换激活值这些数据流全靠高速SerDes通道扛。通道速率越高单位时间能搬的数据越多集群效率越高。所以AI芯片厂商拼命把SerDes速率往上推112Gbps已经量产224Gbps在预研。但速率越高测试越难。112Gbps的Nyquist频率是56GHz这个频段上PCB走线的损耗、连接器的寄生电容、探针的寄生电感全都会显著影响测量结果。更麻烦的是AI芯片通常有几十甚至上百个高速通道测试时要同时保证所有通道的一致性这对测试系统的并行能力和稳定性提出了极高要求。3. 射频探针高频测试链路里最容易被低估的一环3.1 探针不只是一根针外行看探针觉得就是一根金属针扎到芯片焊盘上导通就行。但在高频场景下探针是一个精密的微波器件。它要满足几个苛刻条件接触电阻足够低、寄生参数足够小、阻抗匹配足够好、机械寿命足够长、还要能适应细间距焊盘。射频探针的典型结构包括针尖、针体、阻抗匹配网络和接口。针尖负责接触针体负责传输匹配网络负责把阻抗调到50欧姆接口负责连到测试仪器。每一部分的设计都会影响最终测量结果。比如针尖的几何形状决定了接触电感和电容针体的材料决定了损耗匹配网络的精度决定了回波损耗。3.2 探针选型的几个关键参数选射频探针时我一般会重点看这几个参数带宽探针的可用频率范围必须覆盖被测信号频率。测56GHz信号探针带宽至少要到67GHz留出余量。插入损耗在目标频段内的损耗值越低越好。通常用dB表示比如-1dB40GHz。回波损耗反映阻抗匹配程度一般要求优于-10dB好的能到-15dB以下。针尖间距要和芯片焊盘间距匹配GSG地-信号-地结构常见间距有100μm、150μm、250μm等。接触压力影响接触电阻和焊盘损伤需要根据焊盘材料和尺寸调整。寿命高频探针寿命通常比DC探针短因为针尖磨损更快。这些参数之间往往互相制约。比如带宽越高针尖通常越细寿命就越短间距越小制造难度越大成本越高。选型本质上是在性能、寿命、成本之间找平衡。3.3 一个真实的选型踩坑案例我之前参与过一个112Gbps SerDes的测试项目初期为了省钱选了一款带宽标称67GHz的探针。结果实测发现在50GHz以上频段插入损耗急剧恶化眼图几乎完全闭合。一开始怀疑是芯片问题排查了两周换了三批芯片都一样。后来用矢量网络分析仪单独测探针的S参数才发现这款探针在55GHz以上的回波损耗只有-6dB远低于标称值。换了一款带宽110GHz的高端探针后眼图立刻张开。这件事给我的教训是探针的标称带宽不等于可用带宽一定要看目标频段内的实际损耗和匹配曲线最好要求供应商提供实测S参数数据。省下的探针钱远远抵不上排查问题浪费的时间和人力。4. 芯片设计阶段就要为测试留余量DFT不只是加扫描链4.1 测试友好设计的三条原则很多设计工程师觉得测试是后端的事设计做完就甩给测试团队。这种思路在高频场景下会吃大亏。正确的做法是在设计阶段就把测试需求考虑进去也就是常说的DFTDesign for Test。针对高频测试我总结三条原则第一关键高速通道要留测试点。不能只依赖封装后的系统级测试要在晶圆或裸片阶段就能探测到关键节点。这意味着在版图设计时就要预留探针焊盘而且焊盘的位置、间距、周围地屏蔽都要按射频规范来。第二测试结构要和功能结构解耦。理想情况下测试时接入的探针不应该显著改变电路的工作状态。这需要在设计时加入缓冲器、匹配网络或可切换的测试通路。第三留足设计余量。如果芯片设计时眼图裕量只有10%那测试环节稍微引入一点损耗就可能不达标。经验做法是设计阶段至少留30%以上的余量给测试链路的不确定性留空间。4.2 探针焊盘的版图设计细节探针焊盘的设计有几个容易忽略的细节。首先是焊盘尺寸太小接触不可靠太大寄生电容大。通常射频探针焊盘在50μm到100μm见方比较合适。其次是地-信号-地结构两个地焊盘要尽量靠近信号焊盘形成共面波导结构控制阻抗。地焊盘还要通过密集的过孔连到内部地平面降低地电感。还有一个坑是焊盘下方的金属。有些设计为了美观或散热在焊盘下方铺满金属结果形成大的寄生电容高频信号直接漏掉。正确做法是焊盘下方做挖空处理或者只保留必要的参考地。4.3 测试模式与工作模式的切换AI芯片通常有正常工作和测试两种模式。测试模式下芯片可能会输出特定的测试图案比如PRBS序列方便评估信号质量。设计时要确保模式切换不会引入额外的寄生效应。我见过一些设计测试模式下的输出驱动能力被刻意调低结果测出来的眼图比实际工作状态差很多导致误判。比较好的做法是让测试模式尽量复现真实工作状态包括驱动强度、预加重、均衡设置等。如果确实需要不同的配置要在测试报告里明确标注避免混淆。5. 测试链路搭建的实战细节从校准到数据分析5.1 校准不是走过场高频测试链路搭建的第一步是校准。校准的目的是把测试仪器参考面移到探针针尖消除线缆、连接器、探针带来的系统误差。常用方法有SOLT短路-开路-负载-直通和TRL直通-反射-线等。校准最容易出问题的地方是校准件质量和操作一致性。校准件本身有误差如果校准件精度不够校准结果就是错的。操作上每次更换探针或线缆都要重新校准不能图省事跳过。我见过团队为了赶进度连续测了一周都没重新校准结果数据漂移严重最后全部返工。提示校准后建议用验证件复核一次确认校准结果在可接受范围内再开始正式测试。5.2 探针台与仪器的配合探针台负责精确定位探针仪器负责产生和测量信号。两者配合的关键是同步和接地。同步方面如果测试涉及多通道并行要确保各通道的触发信号对齐否则眼图会错位。接地方面整个测试系统要单点接地避免地环路引入噪声。探针台的移动精度也很关键。高频探针针尖很细移动时稍有不慎就会损坏针尖或划伤焊盘。建议先用低倍显微镜粗定位再换高倍镜头精调。扎针时要缓慢下压观察接触电阻变化不要一次性压到底。5.3 数据采集与处理高频测试数据量大一个通道的眼图可能包含几百万个采样点。数据采集时要注意采样率和存储深度采样率不够会漏掉高频细节存储深度不够会截断信号。采集后的数据处理包括均衡、滤波、统计分析等这些步骤会显著影响最终结果必须在报告里说明处理参数。我个人的习惯是保留原始数据处理后的数据只作为参考。这样万一结果有争议可以回溯到原始数据重新分析。另外测试报告里要记录环境温度、湿度、供电电压等条件这些因素对高频测试结果有影响。6. 那些只有踩过才知道的坑高频测试的常见误区6.1 误区一探针越贵越好贵的探针通常性能更好但不一定适合你的场景。比如测低频信号用高频探针就是浪费而且高频探针针尖更脆弱寿命反而短。选型要匹配实际需求不是越贵越好。6.2 误区二眼图张开就万事大吉眼图是重要指标但不是唯一指标。抖动、误码率、通道间偏斜同样关键。有些链路眼图看着不错但抖动很大实际系统里误码率超标。要综合多个指标判断。6.3 误区三测试一次通过就代表设计没问题高频测试有随机性一次通过不代表批次都通过。要统计多颗芯片、多次测试的结果看分布和一致性。AI芯片通常要求很高的良率单颗通过没有意义。6.4 误区四忽略测试成本高频测试设备和探针都很贵测试时间也长。如果测试方案设计不合理测试成本可能吃掉芯片利润。要在测试覆盖率和成本之间找平衡不是测得越多越好。7. 从测试能力看芯片公司的长期竞争力回到开头那句话高频测试为什么是隐形护城河因为设计和制造能力可以通过买IP、买设备快速补齐但测试能力是体系能力涉及人、设备、流程、经验的长期积累。一颗芯片从流片到量产测试环节要反复迭代每次迭代都在积累数据和经验。这些经验最终会反哺设计让下一代芯片的一次成功率更高。我观察到一个现象头部芯片公司的测试团队往往比设计团队还稳定因为测试经验太宝贵了换个人就要重新踩坑。而一些新入局的团队设计能力不差但测试环节频频翻车导致产品迟迟无法量产。这就是护城河的体现。对于从业者来说如果你在做AI芯片相关的工作建议多花点时间理解测试环节。不一定要成为测试专家但至少要能和测试团队有效沟通理解他们的约束和难点。设计时多留一点余量版图上多考虑一点测试需求后期能省下大量返工时间。射频探针这类关键器件建议尽早和供应商建立联系了解他们的产品路线图和实测数据。不要等到项目卡住了才临时找方案那时候选择空间很小。测试设备的使用排期也要提前规划高端矢量网络分析仪和探针台往往很抢手。最后分享一个我自己的习惯每次测试结束后不管结果好坏都写一份简短的复盘记录用了什么探针、什么设置、遇到什么问题、怎么解决的。这些记录积累下来就是团队最宝贵的资产。下次遇到类似场景翻出来看看能少走很多弯路。
