前言存储器是计算机系统的核心部件用来存放程序和数据。速度、容量、价格三者很难同时做到最优因此现代计算机采用存储层次结构用多级存储体系来平衡这三个指标。本章是计组重中之重大题高频考点存储器容量扩展位扩展、字扩展、字位同时扩展、SRAM和DRAM原理、刷新方式、SDRAM/DDR特点、存储器技术指标、编址方式。 3.1 存储系统概述⭐ 3.1.1 存储系统的层次结构多级存储金字塔从上到下寄存器 → Cache高速缓存→ 主存内存→ 辅存磁盘、SSD等外存1.越靠近CPU速度越快、容量越小、单价越高。2.越往下层速度越慢、容量越大、价格越便宜。局部性原理支撑缓存体系的核心理论所有缓存能提速完全依靠局部性原理1.时间局部性刚刚访问过的数据短时间内大概率再次访问。例循环语句、变量反复读写。2. 空间局部性访问某个地址相邻地址大概率马上访问例数组遍历、连续指令执行。⭐ 3.1.2 存储器完整分类体系1、按存储介质半导体存储器当前计算机主存主流速度快、体积小磁表面存储器机械硬盘、磁带光存储器光盘、DVD2、按读写性质最重要分类1RAM 随机存储器主存✨特点可随时读、可随时写断电数据全部丢失易失性SRAM 静态RAM依靠触发器保存数据、无需刷新、速度极快、成本高、集成度低 用途Cache、CPU缓存DRAM 动态RAM依靠电容存储电荷、需要刷新、速度中等、便宜、容量大 用途计算机内存条主存2ROM 只读存储器特点断电不丢失数据非易失性开机固件、系统引导使用包含掩膜ROM、PROM、EPROM、EEPROM、Flash闪存3、按存取方式随机存取任意地址访问时间相同内存顺序存取必须从头遍历磁带直接存取先定位区域再遍历机械硬盘⭐ 3.1.3 存储器编址 大小端模式1、编址单位计算机默认字节编址1地址 1Byte 8bit2、大小端存储规则数据超过1字节时高低字节在内存中的摆放顺序不同大端模式高字节存低地址网络、单片机常用小端模式低字节存低地址x86、Windows默认举例32位数据 0x12345678小端低地址顺序 78 56 34 12 大端低地址顺序 12 34 56 78⭐ 3.1.4 存储器四大技术指标1. 存储容量计算机标准1K210, 1M220, 1G2301\mathrm{K}2^{10},\ 1\mathrm{M}2^{20},\ 1\mathrm{G}2^{30}1K210,1M220,1G230存储容量公式存储容量字数×位数\boldsymbol{存储容量 字数 \times 位数}存储容量字数×位数2. 存取时间 TaCPU发出命令 → 数据完全读出/写入的实际耗时3. 存取周期 Tm两次读写操作最小间隔时间4. 存储器带宽单位时间能传输的数据总量带宽 一次读写位数 / 存取周期 3.2 静态存储器 SRAM高速缓存核心⭐ 3.2.1 SRAM 存储元原理SRAM 最小存储单元6管触发器结构包含4个MOS管构成锁存 2个控制开关工作特点1.只要不断电永久保存0/1无需刷新2.具有双稳态稳定0、稳定13.非破坏性读出读数据不会丢失数据优势速度极快、无需刷新、稳定性高劣势结构复杂、占用面积大、成本昂贵⭐ 3.2.2 SRAM完整芯片结构一块SRAM由四部分组成1存储体阵列大量6管单元2地址译码器行译码列译码3读写驱动电路4控制与IO缓冲三大核心控制引脚CS‾\overline{CS}CS片选信号低电平有效未选中芯片不工作WE‾\overline{WE}WE读写控制低电平写、高电平读OE‾\overline{OE}OE输出使能控制数据是否输出⭐ 3.2.3 SRAM读写时序读周期地址稳定 → 片选有效 → 读信号有效 → 数据输出写周期地址稳定、片选有效 → WE拉低 → 数据稳定写入时序核心考点建立时间、保持时间必须满足才能读写成功⭐ 3.2.4 存储器容量扩展1、位扩展扩位数、不扩字数适用芯片字长不足需要加宽数据位接法地址并联、片选并联、数据拆分拼接例子1K×4 → 1K×8两片4位拼成8位高位4bit低位4bit2、字扩展扩字数、不扩位数适用容量不够、字数量太少接法数据线并联、高位地址接译码器选通不同芯片例子1K×8 → 2K×83、字位同时扩展同时扩位数扩字数做题万能公式所需芯片数目标总容量单芯片容量\text{所需芯片数} \frac{\text{目标总容量}}{\text{单芯片容量}}所需芯片数单芯片容量目标总容量经典例题用 1K×4 芯片组成 4K×8 主存芯片总数 (4K×8)/(1K×4) 8片步骤先两片位扩展成1K×8再4组字扩展 3.3 动态存储器 DRAM主存核心⭐ 3.3.1 DRAM存储元工作原理DRAM存储单元单管电容结构用电容是否带电表示 0 和 1✅ 优点结构极简、集成度超高、容量巨大、价格极低适合做大内存❌ 致命缺点电容漏电电荷不断流失 → 必须定时刷新破坏性读出读操作会放掉电容电荷 → 读完必须重新写回再生⭐ 3.3.2 DRAM芯片结构特点和SRAM最大区别DRAM 地址线引脚减半采用行地址RAS、列地址CAS分时传输流程1.先送行地址RAS锁存行2.再送列地址CAS锁存列大幅减少芯片引脚数量降低成本⭐ 3.3.3 DRAM读写时序✨读操作RAS有效 → CAS有效 → 读出数据 自动刷新该行✨写操作RAS、CAS有效 → WE有效 → 写入电荷⭐ 3.3.4 DRAM三种刷新方式刷新目的补充电容漏电电荷保证数据不丢失刷新规则按行刷新一整行全部刷新1.集中刷新所有行集中一次性刷新优点读写快缺点刷新期间完全不能读写存在死区** 2、 分散刷新**每个存取周期拆分一半用来刷新优点无死区缺点速度大幅下降3、 异步刷新现代内存主流均匀分配刷新时间间隔均匀刷新单行兼顾无明显死区 速度高128行DRAM刷新周期2ms单行刷新间隔 2000us / 128 15.625us⭐ 3.3.5 突发传输 Burst给出一个起始地址硬件自动连续读取后续地址数据极大利用空间局部性提升连续读写速度⭐ 3.3.6 SDRAM 同步DRAM特点所有操作和系统时钟同步内部多Bank流水线交替工作CL值CAS延迟决定读取延迟大小⭐ 3.3.7 DDR 双倍速率内存重点理解普通SDRAM只在时钟上升沿传数据DDR上升沿、下降沿同时传数据一个时钟周期传输2次数据带宽直接翻倍DDR1/2/3/4/5 全部沿用此核心原理仅提升频率、预取、Bank数量⭐ 3.3.8 ECC校验 CDRAM奇偶校验/ECC纠错自动检测、修复内存错误服务器必备CDRAMDRAM内部集成小容量SRAM缓存降低延迟 SRAM DRAM 终极对比表⚠️ 本节超全易错考点总结存取周期一定 大于等于 存取时间DRAM刷新是按行刷新不是按单元刷新位扩展拼数据位、字扩展靠译码扩地址DRAM地址行列分时复用引脚减半局部性原理是所有缓存体系的理论核心大小端模式是考试高频选择题陷阱DDR 双边沿传输是带宽翻倍的根本原因知识回顾存储器是计算机存储程序和数据的核心部件为平衡速度、容量与价格的矛盾计算机采用多级存储体系从CPU内部的寄存器、Cache、主存到外部辅存层级由快到慢、容量由小到大、价格由高到低。存储系统高效工作的核心依据是时间局部性与空间局部性原理也是缓存能够提速的根本原因。存储器可按功能分为RAM和ROM两大类。RAM为随机读写存储器断电数据丢失包含SRAM和DRAM。其中SRAM采用六管触发器结构无需刷新、速度快、非破坏性读出但集成度低、成本高主要用于高速CacheDRAM采用单管电容结构集成度高、容量大、价格低用作计算机主存。由于电容存在漏电DRAM必须定时刷新且读操作属于破坏性读出读取后需要重新再生数据。存储器考试重点包含容量扩展方式分为位扩展、字扩展和字位同时扩展可通过总容量除以单片容量快速计算所需芯片数量。同时计算机默认字节编址存在大小端存储模式小端低地址存低字节大端低地址存高字节是高频选择考点。DRAM有三种刷新方式集中刷新速度快但存在死区分散刷新无死区但降低读写速度异步刷新兼顾性能与稳定性是现代内存主流方式。SDRAM实现与时钟同步传输DDR内存则在时钟上升、下降沿双沿传输数据实现带宽翻倍。总体而言本章核心考点为存储层次结构、SRAM与DRAM原理区别、三种刷新机制、存储器字位扩展计算及DDR工作原理。
前言存储器是计算机系统的核心部件用来存放程序和数据。速度、容量、价格三者很难同时做到最优因此现代计算机采用存储层次结构用多级存储体系来平衡这三个指标。本章是计组重中之重大题高频考点存储器容量扩展位扩展、字扩展、字位同时扩展、SRAM和DRAM原理、刷新方式、SDRAM/DDR特点、存储器技术指标、编址方式。 3.1 存储系统概述⭐ 3.1.1 存储系统的层次结构多级存储金字塔从上到下寄存器 → Cache高速缓存→ 主存内存→ 辅存磁盘、SSD等外存1.越靠近CPU速度越快、容量越小、单价越高。2.越往下层速度越慢、容量越大、价格越便宜。局部性原理支撑缓存体系的核心理论所有缓存能提速完全依靠局部性原理1.时间局部性刚刚访问过的数据短时间内大概率再次访问。例循环语句、变量反复读写。2. 空间局部性访问某个地址相邻地址大概率马上访问例数组遍历、连续指令执行。⭐ 3.1.2 存储器完整分类体系1、按存储介质半导体存储器当前计算机主存主流速度快、体积小磁表面存储器机械硬盘、磁带光存储器光盘、DVD2、按读写性质最重要分类1RAM 随机存储器主存✨特点可随时读、可随时写断电数据全部丢失易失性SRAM 静态RAM依靠触发器保存数据、无需刷新、速度极快、成本高、集成度低 用途Cache、CPU缓存DRAM 动态RAM依靠电容存储电荷、需要刷新、速度中等、便宜、容量大 用途计算机内存条主存2ROM 只读存储器特点断电不丢失数据非易失性开机固件、系统引导使用包含掩膜ROM、PROM、EPROM、EEPROM、Flash闪存3、按存取方式随机存取任意地址访问时间相同内存顺序存取必须从头遍历磁带直接存取先定位区域再遍历机械硬盘⭐ 3.1.3 存储器编址 大小端模式1、编址单位计算机默认字节编址1地址 1Byte 8bit2、大小端存储规则数据超过1字节时高低字节在内存中的摆放顺序不同大端模式高字节存低地址网络、单片机常用小端模式低字节存低地址x86、Windows默认举例32位数据 0x12345678小端低地址顺序 78 56 34 12 大端低地址顺序 12 34 56 78⭐ 3.1.4 存储器四大技术指标1. 存储容量计算机标准1K210, 1M220, 1G2301\mathrm{K}2^{10},\ 1\mathrm{M}2^{20},\ 1\mathrm{G}2^{30}1K210,1M220,1G230存储容量公式存储容量字数×位数\boldsymbol{存储容量 字数 \times 位数}存储容量字数×位数2. 存取时间 TaCPU发出命令 → 数据完全读出/写入的实际耗时3. 存取周期 Tm两次读写操作最小间隔时间4. 存储器带宽单位时间能传输的数据总量带宽 一次读写位数 / 存取周期 3.2 静态存储器 SRAM高速缓存核心⭐ 3.2.1 SRAM 存储元原理SRAM 最小存储单元6管触发器结构包含4个MOS管构成锁存 2个控制开关工作特点1.只要不断电永久保存0/1无需刷新2.具有双稳态稳定0、稳定13.非破坏性读出读数据不会丢失数据优势速度极快、无需刷新、稳定性高劣势结构复杂、占用面积大、成本昂贵⭐ 3.2.2 SRAM完整芯片结构一块SRAM由四部分组成1存储体阵列大量6管单元2地址译码器行译码列译码3读写驱动电路4控制与IO缓冲三大核心控制引脚CS‾\overline{CS}CS片选信号低电平有效未选中芯片不工作WE‾\overline{WE}WE读写控制低电平写、高电平读OE‾\overline{OE}OE输出使能控制数据是否输出⭐ 3.2.3 SRAM读写时序读周期地址稳定 → 片选有效 → 读信号有效 → 数据输出写周期地址稳定、片选有效 → WE拉低 → 数据稳定写入时序核心考点建立时间、保持时间必须满足才能读写成功⭐ 3.2.4 存储器容量扩展1、位扩展扩位数、不扩字数适用芯片字长不足需要加宽数据位接法地址并联、片选并联、数据拆分拼接例子1K×4 → 1K×8两片4位拼成8位高位4bit低位4bit2、字扩展扩字数、不扩位数适用容量不够、字数量太少接法数据线并联、高位地址接译码器选通不同芯片例子1K×8 → 2K×83、字位同时扩展同时扩位数扩字数做题万能公式所需芯片数目标总容量单芯片容量\text{所需芯片数} \frac{\text{目标总容量}}{\text{单芯片容量}}所需芯片数单芯片容量目标总容量经典例题用 1K×4 芯片组成 4K×8 主存芯片总数 (4K×8)/(1K×4) 8片步骤先两片位扩展成1K×8再4组字扩展 3.3 动态存储器 DRAM主存核心⭐ 3.3.1 DRAM存储元工作原理DRAM存储单元单管电容结构用电容是否带电表示 0 和 1✅ 优点结构极简、集成度超高、容量巨大、价格极低适合做大内存❌ 致命缺点电容漏电电荷不断流失 → 必须定时刷新破坏性读出读操作会放掉电容电荷 → 读完必须重新写回再生⭐ 3.3.2 DRAM芯片结构特点和SRAM最大区别DRAM 地址线引脚减半采用行地址RAS、列地址CAS分时传输流程1.先送行地址RAS锁存行2.再送列地址CAS锁存列大幅减少芯片引脚数量降低成本⭐ 3.3.3 DRAM读写时序✨读操作RAS有效 → CAS有效 → 读出数据 自动刷新该行✨写操作RAS、CAS有效 → WE有效 → 写入电荷⭐ 3.3.4 DRAM三种刷新方式刷新目的补充电容漏电电荷保证数据不丢失刷新规则按行刷新一整行全部刷新1.集中刷新所有行集中一次性刷新优点读写快缺点刷新期间完全不能读写存在死区** 2、 分散刷新**每个存取周期拆分一半用来刷新优点无死区缺点速度大幅下降3、 异步刷新现代内存主流均匀分配刷新时间间隔均匀刷新单行兼顾无明显死区 速度高128行DRAM刷新周期2ms单行刷新间隔 2000us / 128 15.625us⭐ 3.3.5 突发传输 Burst给出一个起始地址硬件自动连续读取后续地址数据极大利用空间局部性提升连续读写速度⭐ 3.3.6 SDRAM 同步DRAM特点所有操作和系统时钟同步内部多Bank流水线交替工作CL值CAS延迟决定读取延迟大小⭐ 3.3.7 DDR 双倍速率内存重点理解普通SDRAM只在时钟上升沿传数据DDR上升沿、下降沿同时传数据一个时钟周期传输2次数据带宽直接翻倍DDR1/2/3/4/5 全部沿用此核心原理仅提升频率、预取、Bank数量⭐ 3.3.8 ECC校验 CDRAM奇偶校验/ECC纠错自动检测、修复内存错误服务器必备CDRAMDRAM内部集成小容量SRAM缓存降低延迟 SRAM DRAM 终极对比表⚠️ 本节超全易错考点总结存取周期一定 大于等于 存取时间DRAM刷新是按行刷新不是按单元刷新位扩展拼数据位、字扩展靠译码扩地址DRAM地址行列分时复用引脚减半局部性原理是所有缓存体系的理论核心大小端模式是考试高频选择题陷阱DDR 双边沿传输是带宽翻倍的根本原因知识回顾存储器是计算机存储程序和数据的核心部件为平衡速度、容量与价格的矛盾计算机采用多级存储体系从CPU内部的寄存器、Cache、主存到外部辅存层级由快到慢、容量由小到大、价格由高到低。存储系统高效工作的核心依据是时间局部性与空间局部性原理也是缓存能够提速的根本原因。存储器可按功能分为RAM和ROM两大类。RAM为随机读写存储器断电数据丢失包含SRAM和DRAM。其中SRAM采用六管触发器结构无需刷新、速度快、非破坏性读出但集成度低、成本高主要用于高速CacheDRAM采用单管电容结构集成度高、容量大、价格低用作计算机主存。由于电容存在漏电DRAM必须定时刷新且读操作属于破坏性读出读取后需要重新再生数据。存储器考试重点包含容量扩展方式分为位扩展、字扩展和字位同时扩展可通过总容量除以单片容量快速计算所需芯片数量。同时计算机默认字节编址存在大小端存储模式小端低地址存低字节大端低地址存高字节是高频选择考点。DRAM有三种刷新方式集中刷新速度快但存在死区分散刷新无死区但降低读写速度异步刷新兼顾性能与稳定性是现代内存主流方式。SDRAM实现与时钟同步传输DDR内存则在时钟上升、下降沿双沿传输数据实现带宽翻倍。总体而言本章核心考点为存储层次结构、SRAM与DRAM原理区别、三种刷新机制、存储器字位扩展计算及DDR工作原理。
