为晶体管的本征阻抗描述放大能力晶体管的跨导与寄生电容的比值表示晶体管能放大信号的最高频率每单位电流能提供的增益反映了电流的效率一、单管/的设计1.主要设计思想由平方律关系,只需要知道其中的三个的两个就可以计算出第三个为简化参数设计晶体管工作饱和区,在和L确定的情况下均正比于W所以改变W几乎不影响和所以固定时(1)/来确定Vgs的上限2/(截止频率)和来确定合适的和3最后根据平方律关系扫描W二、 id不变W和L对本征增益和截止频率以及跨导之间的关系1.结论本征增益截止频率跨导效率W/l增大L不变增大减小增大W/l不变L增大增大减小基本不变注 W/L变大L不变W对本征增益截止频以及跨导效率都没影响Id固定所以需要减小Vgs。2 .证明所以改变W几乎不影响和下面对W进行扫描1电路图中设置四个变量2 ADE L中先对变量赋值再进行DC扫描run后print查看详细参数3Results Display Window中 OP(/NM0 “??”),将??改为对应参数名写入到Setting Output中的Expression并设置Name后plot即可再outputs中显示参数(4) idc电流设置到out中(4) 使用Parametric Analysis 对W进行扫描分别设置变量名字起始点线性步长步长大小进行扫描将和Send to New Window进行查看5结论 由曲线可以看出在W足够大边界效应弱时和在VG以及L不变的情况下呈现出弱相关3. 分析W,L,Vgs,对和以及的影响1在output中先增加的值另上图中的值设置成了,现在开始修正为了(2)在Parametric Analysis设置L和Vgs两个变量谁当x轴谁设置在下面3仿真完成后对结果进行分析3.1本征增益随着的增大而增大随Vgs的增大而减小且∝(3.2) 截止频率Ft随Vgs的增大而增大L的增大而减小3.3电流效率随着Vg的增大而减小后期随L的变化区别不大前期大的原因Vth是450mV左右刚开启处于亚阈值区正比于三、 单管设计示例Vds还是要0.6仅让mos管工作在饱和区1.实验方法简洁版看放入到和Ft里找适合的L和Vgs的范围最后扫描W找合适的Id2. 详细步骤(1). 通过8 曲线首先确定570mv,(2). 用V将弄到对应的值寻找满足条件的L如果都不合适的话可以增大L的扫描密度我的显然在黄色线和绿色线之前我选择增大L的扫描密度显然只有绿色线和浅蓝色线满足但是浅蓝色已经在30G的边缘了使得Vgs的摆幅很小所以我选择绿色的线(L380nm)3在根据绿色的线在中570mv均满足则在Ft中寻找Vgs的最小值我的在0.5-0.57均满足为减少亚阈值影响我选择Vgs570mv(4)现在(已给量)均已确定在变量中设置对应的数值最后对W进行扫描看id曲线即可获得最后的参数W5.4um即可满足设计条件5将W5.4um 修改到参数列表进行dc,回查是否满足设计条件四、单端共源级放大器设计实例1. 单管W,L,Vgs的确定1.1前置知识补充带宽C寄生电容 主极点频率噪声 热噪声闪烁噪声1.2 操作方法这部分跟(三)的实验方法一样GBW和--上线 -*- 合适的L和的下限 -W1.3 具体步骤1由计算的0.625 mS由于热噪声与成反比所以增大对噪声进行降低我们取0.7 mS由于我第一次取gm为0.7导致了后面增益一直到不到要求所以选择了更大的gm来增大L使低频增益上升2 由 7 可得 601 mV( 3 ) 由126dB, 我们选择L1000n ,Vgs1500mV( 4 ) 将 L Vgs 和vd进行设置对W进行扫描看Id曲线选择W15.3u.5进行参数验证2. 在固定id对本征增益带宽以及噪声的分析2.1 电路修改以及本征增益带宽和噪声如何设置到OUT中calculator计算带宽和gbw的表达式gain_dc value(db(vfreq(ac /net2)) 1000)GBW cross(db(vfreq(ac /net2)) 0 1 either nil nil nil)2.1.1 现将电路修改到如下2.1.2.进行ac仿真和noise 仿真先进行如下配置然后 Direct Plot Form 设置noise, input Noise V**2/HZ,将vg波形输出然后send to calcultor,先 integ在sqrt进行开方先进行仿真看noise是否在范围内若不在通过降低Vg增大W面积来减少噪声并且重新扫描合适的W值设置好以后在ADE L进行仿真确保gan_dc和GBW在相应值中3.将电流源替换成Pmos如下图由于要增大的阻抗来使直流增益接近M1的本征增益L23L1且避免面积增大导致寄生电容的显著增加L210L1增大Vgs-Id不变减小gm(减少负载管的噪声电流).Vgs过大会导致摆幅减小。线性度变差Vgs20.9V我取L24.654u, vgs2650mV,再对W扫描得到相应的参数最终结果如下五、思考题1. 提高低频增益(1.1)主要方法∝,∝ L1 ,通常小于最后并联电阻由小的决定1.2 次要∝2. 提高带宽GBW2.1∝2.2 减小M2的面积M2面积过大引起寄生电容显著增大使得,不再成立导致GBW降低3. 降低热噪声3.1 增大gm1 等价于增大(3.2) 减小gm24. 降低闪烁噪声3.1 减小M1面积3.2 增大, M2的闪烁噪声∝ 1/gm15.提高输出摆幅 Vout (5.1) 增大(W/L)2, 由于Pmos的迁移率低于Nmos所以同样的Id情况下需要更大的W/L也导致了Vod2比Vov1要大是制约摆幅的主要因素5.2增大(W/L)1
为晶体管的本征阻抗描述放大能力晶体管的跨导与寄生电容的比值表示晶体管能放大信号的最高频率每单位电流能提供的增益反映了电流的效率一、单管/的设计1.主要设计思想由平方律关系,只需要知道其中的三个的两个就可以计算出第三个为简化参数设计晶体管工作饱和区,在和L确定的情况下均正比于W所以改变W几乎不影响和所以固定时(1)/来确定Vgs的上限2/(截止频率)和来确定合适的和3最后根据平方律关系扫描W二、 id不变W和L对本征增益和截止频率以及跨导之间的关系1.结论本征增益截止频率跨导效率W/l增大L不变增大减小增大W/l不变L增大增大减小基本不变注 W/L变大L不变W对本征增益截止频以及跨导效率都没影响Id固定所以需要减小Vgs。2 .证明所以改变W几乎不影响和下面对W进行扫描1电路图中设置四个变量2 ADE L中先对变量赋值再进行DC扫描run后print查看详细参数3Results Display Window中 OP(/NM0 “??”),将??改为对应参数名写入到Setting Output中的Expression并设置Name后plot即可再outputs中显示参数(4) idc电流设置到out中(4) 使用Parametric Analysis 对W进行扫描分别设置变量名字起始点线性步长步长大小进行扫描将和Send to New Window进行查看5结论 由曲线可以看出在W足够大边界效应弱时和在VG以及L不变的情况下呈现出弱相关3. 分析W,L,Vgs,对和以及的影响1在output中先增加的值另上图中的值设置成了,现在开始修正为了(2)在Parametric Analysis设置L和Vgs两个变量谁当x轴谁设置在下面3仿真完成后对结果进行分析3.1本征增益随着的增大而增大随Vgs的增大而减小且∝(3.2) 截止频率Ft随Vgs的增大而增大L的增大而减小3.3电流效率随着Vg的增大而减小后期随L的变化区别不大前期大的原因Vth是450mV左右刚开启处于亚阈值区正比于三、 单管设计示例Vds还是要0.6仅让mos管工作在饱和区1.实验方法简洁版看放入到和Ft里找适合的L和Vgs的范围最后扫描W找合适的Id2. 详细步骤(1). 通过8 曲线首先确定570mv,(2). 用V将弄到对应的值寻找满足条件的L如果都不合适的话可以增大L的扫描密度我的显然在黄色线和绿色线之前我选择增大L的扫描密度显然只有绿色线和浅蓝色线满足但是浅蓝色已经在30G的边缘了使得Vgs的摆幅很小所以我选择绿色的线(L380nm)3在根据绿色的线在中570mv均满足则在Ft中寻找Vgs的最小值我的在0.5-0.57均满足为减少亚阈值影响我选择Vgs570mv(4)现在(已给量)均已确定在变量中设置对应的数值最后对W进行扫描看id曲线即可获得最后的参数W5.4um即可满足设计条件5将W5.4um 修改到参数列表进行dc,回查是否满足设计条件四、单端共源级放大器设计实例1. 单管W,L,Vgs的确定1.1前置知识补充带宽C寄生电容 主极点频率噪声 热噪声闪烁噪声1.2 操作方法这部分跟(三)的实验方法一样GBW和--上线 -*- 合适的L和的下限 -W1.3 具体步骤1由计算的0.625 mS由于热噪声与成反比所以增大对噪声进行降低我们取0.7 mS由于我第一次取gm为0.7导致了后面增益一直到不到要求所以选择了更大的gm来增大L使低频增益上升2 由 7 可得 601 mV( 3 ) 由126dB, 我们选择L1000n ,Vgs1500mV( 4 ) 将 L Vgs 和vd进行设置对W进行扫描看Id曲线选择W15.3u.5进行参数验证2. 在固定id对本征增益带宽以及噪声的分析2.1 电路修改以及本征增益带宽和噪声如何设置到OUT中calculator计算带宽和gbw的表达式gain_dc value(db(vfreq(ac /net2)) 1000)GBW cross(db(vfreq(ac /net2)) 0 1 either nil nil nil)2.1.1 现将电路修改到如下2.1.2.进行ac仿真和noise 仿真先进行如下配置然后 Direct Plot Form 设置noise, input Noise V**2/HZ,将vg波形输出然后send to calcultor,先 integ在sqrt进行开方先进行仿真看noise是否在范围内若不在通过降低Vg增大W面积来减少噪声并且重新扫描合适的W值设置好以后在ADE L进行仿真确保gan_dc和GBW在相应值中3.将电流源替换成Pmos如下图由于要增大的阻抗来使直流增益接近M1的本征增益L23L1且避免面积增大导致寄生电容的显著增加L210L1增大Vgs-Id不变减小gm(减少负载管的噪声电流).Vgs过大会导致摆幅减小。线性度变差Vgs20.9V我取L24.654u, vgs2650mV,再对W扫描得到相应的参数最终结果如下五、思考题1. 提高低频增益(1.1)主要方法∝,∝ L1 ,通常小于最后并联电阻由小的决定1.2 次要∝2. 提高带宽GBW2.1∝2.2 减小M2的面积M2面积过大引起寄生电容显著增大使得,不再成立导致GBW降低3. 降低热噪声3.1 增大gm1 等价于增大(3.2) 减小gm24. 降低闪烁噪声3.1 减小M1面积3.2 增大, M2的闪烁噪声∝ 1/gm15.提高输出摆幅 Vout (5.1) 增大(W/L)2, 由于Pmos的迁移率低于Nmos所以同样的Id情况下需要更大的W/L也导致了Vod2比Vov1要大是制约摆幅的主要因素5.2增大(W/L)1
