电力电子这行做久了会发现一个规律真正决定装置性能的往往不是主电路拓补多花哨而是最前端的信号检测准不准。做有源滤波、无功补偿、三相并网这类活绕不开的一件事就是从三相电流里把基波正序分量准确地择出来——择得准后面的控制才有意义择不准你后面控制器参数调得再漂亮也是给错误的指令做无用功。dqo变换这条路线本质上就是一套坐标旋转滤波分离的信号处理骨架而所谓基于dqo变换改进的电流检测新方法说白了就是在传统dq法那套框架上针对它慢、抖、怕频率漂移这几个老毛病做结构级的修补。这篇东西我打算从原理直觉讲到离散实现再到样机上真正跑起来时遇到的坑适合正在做三相电流检测、谐波提取、锁相或者无功指令计算的朋友参考刚入门的能看懂思路做过一阵子的能对得上细节。1. 先搞清楚dqo变换到底在解决什么问题1.1 把旋转的世界掰直坐标变换的直觉理解三相电流在静止坐标系里是三个互差120度的正弦量画在示波器上就是三条此起彼伏的曲线看着乱而且每一相的瞬时值都在随时间做正弦摆动。这种一直在动的信号最麻烦的地方在于你没法用一个简单的阈值或简单的比例环节去处理它因为它的有用部分和干扰部分在同一频率段里混着。坐标变换干的事情换个生活化的说法就像坐在旋转木马上看对面那盏同样在转的灯——如果你跟着一起转那盏灯在你眼里就是静止的。三相对称的基波正序电流本质上就是一个以同步角速度匀速旋转的空间矢量频率是工频。我们把它投影到一个同样以工频旋转的坐标系上它在那个坐标系里就变成了两个直流量d轴分量和q轴分量。而5次、7次这些谐波在dq坐标系里就变成了6次、6次的交流量正序5次变-6倍频负序7次变6倍频具体符号取决于旋转方向定义。一旦直流量和交流量在频域上被拉开了分离它们就是滤波器的常规工作了。dqo里的这个o也有写法记作0指的是零序分量。三相三线制系统里三相电流之和恒为零所以零序分量天然为零很多工程代码里干脆只算d和q两路把o通道留空。但只要你碰的是三相四线制、带中线的不平衡负载或者需要检测接地故障电流这个通道就必须老老实实算出来——它的计算方式是三相瞬时值之和除以3不需要旋转也不需要锁相直接在静止系里做一次滑动平均或者低通就行。这一点后面还会展开因为很多人在四线制现场翻车就翻在这里。把这三路合起来才是完整的dqo。理解这一点后面所有的改进才有落脚点改进的重点永远在d、q两路的分离质量上o通道是相对独立的一条支路。1.2 传统dq电流检测的三条主流路线在讲改进之前得先把传统这两个字说清楚不然改进改的是什么就成了空中楼阁。工程上做三相电流基波提取主要有三条路线它们的差别在于用什么方式构造旋转角度、用什么方式做分离。第一条是p-q瞬时无功理论法。它先把三相电压和电流一起做Clarke变换到αβ平面算出瞬时有功p和瞬时无功q再用滤波器把p、q里的交流成分滤掉留下直流分量反变换回去得到基波电流原电流减去基波电流就是谐波。这条路的好处是物理意义清晰算出来的p、q大小直接对应能量流动坏处也很要命——它依赖电网电压的信息一旦电压本身畸变或者不平衡算出来的p、q里就混入了电压的谐波成分谐波检测结果直接被污染。而且它需要同时采集电压和电流硬件成本和多一路ADC的开销都得算进去。第二条是ip-iq法也就是常说的基于同步旋转坐标的电流检测。它不直接用瞬时电压而是用一个锁相环PLL从电压里提取出相位角θ然后用sinθ、cosθ构造变换矩阵把三相电流变换到dq坐标。这条路相对于p-q法的关键优势在于即使电网电压畸变只要PLL给出的相位是干净的基波正序相位检测结果就不受电压谐波影响。这也是它在工业装置里用得最广的原因。第三条是直接dq变换法它其实就是ip-iq法的数学等价形式区别只在于实现层面——把变换、滤波、反变换写成一个完整的信号链中间不显式地计算无功功率。很多文献把它们分开讲实际上从电流检测的角度看两者的核心都在旋转坐标系低通滤波这个组合上。我在这里把三条路线摊开讲是因为改进思路的选型直接取决于你走的是哪条。如果从p-q法出发去做改进那改进的核心就落在抗电压畸变上从ip-iq法出发改进的核心就落在滤波器和锁相环上。本文讨论的改进方案是后者的延伸因为它对电网电压的依赖最弱改动空间最大。1.3 传统方案的三处软肋把这套传统方案放到实际的负载波形上去跑问题会一环扣一环地冒出来。我把它归结成三个层次。第一处软肋是低通滤波器带来的固有延迟。dq变换之后基波正序变成了直流量谐波变成了6倍频及以上的交流量分离它们最直接的办法就是低通滤波。问题在于截止频率的选取是一对矛盾截止频率压低直流分量提取干净纹波小但延迟大截止频率抬高响应快但6倍频的残余吃不干净反变换回去的基波电流里就带着谐波抖动。工程上一个二阶巴特沃斯低通把截止频率放在20Hz左右阶跃建立的1%误差带时间大概在30到50毫秒这个量级对于要跟随负载突变的补偿装置来说这个速度是偏慢的。第二处软肋是负序分量在dq坐标下变成2倍频恰好落在通带边缘。三相负载不平衡时负序电流在同步旋转坐标系里表现为2倍工频的交流量。这个2倍频离直流太近了用低通滤波器很难做到既能滤掉它又不牺牲动态响应。结果是检测出的基波里混入了负序成分反变换回三相后表现为额外的脉动指令电流跟着抖补偿效果打折扣。第三处软肋是频率漂移。低通滤波器的设计是基于50Hz这个前提的一旦实际频率漂到49Hz或50.5Hz滤波器对6倍频的抑制点就偏离了设计位置残余增大。更麻烦的是PLL的跟踪误差PLL的带宽通常压得比较低以保证抗干扰频率斜坡变化时它会有一个稳态相位误差这个误差直接体现为dq变换的角度偏差进而让基波在dq坐标下不再是纯直流而是叠加了一个慢变的交流量。这三处软肋是相互耦合的为了让滤波器滤得更干净你会把截止频率压低压低之后动态响应变差为了补动态响应有人去提高PLL带宽结果PLL对电压畸变更敏感如此往复。所以真正有效的改进不能只在某一个参数上做文章必须从结构上把这些问题解耦。2. 改进方案的整体设计与取舍逻辑2.1 为什么不能只是把低通滤波器调低一点我见过不少初版的实现思路很朴素既然纹波大那就把低通截止频率从30Hz降到10Hz反正稳态精度上去了就行。这个做法在实验室的稳态波形上确实好看谐波检测的残余能压到很低但一到现场就露馅。原因在于电流检测的延迟不是一个孤立的指标它直接决定了整个闭环系统的相位裕度。有源滤波器这类装置检测环节的延迟会等效成整个控制环路里的纯滞后滞后越大为了稳定你只能把控制带宽压得越低最终补偿的谐波次数上限就被卡死了。一个50毫秒的检测延迟基本意味着你只能对20次以下的谐波做有效补偿再高的次数相位已经转过去了补偿电流反而变成注入噪声。还有个更隐蔽的问题低通滤波器对阶跃输入的响应是有过冲或拖尾的负载突变时检测出的基波电流会出现一段过渡过程这段时间里算出来的谐波指令是错的。如果装置在这段时间里仍然闭着眼睛输出就会往电网里注入一段畸变。所以有些实现会在检测环节加一个突变闭锁逻辑一旦检测到电流突变就把输出封锁一段时间等滤波器稳定了再放开。这个做法能救急但本质上是用不补偿来换取不乱补偿牺牲的是动态性能。我的结论是单纯调低截止频率是拿动态性能换稳态精度这笔账在工业现场算不过来。改进的方向应该是换一种分离机制让稳态精度和动态速度不再是对立的。2.2 改进架构的四个模块拆解具体到本文这套改进方案它的整体骨架仍然是以dqo变换为核心但在四个位置上做了结构性替换。我按信号流向依次说明。第一个模块是锁相与角度生成。传统做法是电压过零检测或者简单的SRF-PLL。改进方案里在PLL的鉴相输出后面串了一级滑动平均滤波把电压畸变带来的纹波在进入PI调节器之前就压掉。这一级的窗长取一个基波周期理论上可以把整数次谐波完全消掉PLL输出的角度就干净多了。代价是引入半个周期的固有延迟但PLL本来就是慢环这点延迟相对于它的带宽是可以接受的。第二个模块是坐标变换。这一级和传统做法没区别Clarke加Park把三相电流变到dqo。唯一要注意的是零序通道的独立处理——o通道不做旋转直接进滤波。第三个模块是核心分离环节这是改进的重点。原来的位置是一个二阶低通现在换成自适应滑动平均负序半周期抵消的串联结构。滑动平均的作用是对一个周期内的N个采样点求平均任何整数倍基波频率的交流分量在一个完整周期内的积分恰好为零因此可以被完全消除而直流分量原封不动地保留。这就解决了低通滤波器要么慢要么脏的两难。负序抵消那部分利用的是2倍频分量在延时半个基波周期后相位反转180度这个特性把当前值和半周期前的值做算术平均2倍频就被抵消了而直流分量相加后取平均仍然是它自己。第四个模块是相位超前补偿。前面几级串联下来总的群延迟是确定的、可计算的包括滑动平均的半窗延迟、半周期抵消的延时、采样和计算延时。既然延迟已知就可以在输出角度上加一个补偿量把相位拉回来。这一步很多人会忽略但它对高次谐波的补偿效果影响相当明显。2.3 关键参数的设计逻辑与取值计算参数这块我想掰开算一遍因为拍脑袋取值是这类方案落地失败最常见的原因。滑动平均的窗长。定义为N fs / f1fs是采样率f1是基波频率。假设采样率取10kHz、基波50Hz那么N 200点。这个窗长下所有整数次谐波2次到100次以内理论上都被完全抑制。但要注意滑动平均对非整数次谐波比如间谐波没有这个效果而且当实际频率偏离50Hz时窗内包含的就不是完整周期了抑制效果会下降。这就是为什么需要自适应实测频率f1_real变化时窗长要跟着改成 N round(fs / f1_real)。滑动平均的延迟。严格的群延迟是 (N-1)/(2·fs)N200、fs10kHz时约9.95毫秒接近半个基波周期。这个延迟比二阶低通在同等抑制能力下小得多是这套方案的核心竞争力。半周期抵消的延时。取 N/2 100个采样点即10毫秒。实现上用一块长度为100的环形缓冲区存d、q两路的当前值输出取 (x[n] x[n-100]) / 2。对2倍频分量10毫秒正好是它半个周期延时后相位反转平均即为零。相位补偿量。总延迟大致等于滑动平均半窗 抵消延时的一半 采样计算延时。换算成角度是 θ_comp 2π·f1·T_delay。以T_delay ≈ 10ms估算在50Hz下大约是180度在5次谐波250Hz下就是900度即180度实际补偿时要按目标谐波次数分别核算。工程上的做法是先测出实际相位差再用一个一阶超前环节或者直接在角度上加固定偏移边调边看波形。PLL的PI参数。常规SRF-PLL的带宽取20到40Hz之间阻尼比取0.707。带宽再往上提抗电压畸变能力就下降往下压频率跟踪变慢。加上前面说的MAF预滤波后带宽可以适当放宽到50Hz左右而不至于让输出抖动明显变大因为纹波在进入PI之前已经被削掉了。把这几个参数放在一起可以列一张对比表用数据说明改进前后的差别指标传统二阶低通方案改进方案MAF半周期抵消超前补偿基波提取延迟约30到45毫秒约10到12毫秒6倍频纹波残余视截止频率而定约1%到3%理论上接近零2倍频负序残余明显需额外抑制被半周期抵消环节清除频率适应范围49到51Hz勉强可用45到55Hz可自适应对电压畸变的敏感度中等依赖PLL质量低PLL前端已预滤波这张表里的数字是基于常见参数估算的量级实际项目里会因采样率、负载特性有出入但趋势是可靠的。3. 核心算法的离散化实现与仿真验证3.1 变换矩阵的离散写法与定点化处理从数学公式到代码中间最容易出问题的是两件事变换矩阵的系数怎么写才不丢精度以及三角函数的计算开销怎么控制。Clarke变换的等幅值形式是大家最常用的i_alpha (2/3) * (ia - 0.5*ib - 0.5*ic) i_beta (2/3) * (sqrt(3)/2) * (ib - ic) i_zero (1/3) * (ia ib ic)这里有个细节容易被忽略三相三线制下iaibic恒为零理论上i_zero恒为0但实际采样存在通道误差和偏置算出来的i_zero会是一个很小的非零值。如果你直接把它扔掉问题不大但如果你的系统是四线制这个通道就必须保留并且要单独滤波。Park变换依赖角度θi_d i_alpha * cos(theta) i_beta * sin(theta) i_q -i_alpha * sin(theta) i_beta * cos(theta)cos和sin如果每拍都调库函数在定点DSP上开销不小。常见的优化是维护一个角度累加器用查表加线性插值表长取1024点配合Q15格式的定点运算精度足够。也有直接用CORDIC算法迭代求解的速度更快但代码复杂度上升。下面是我在实际工程里用的一个简化版结构写成C语言浮点版本便于理解和验证定点化时把float换成q15_t并调整移位即可typedef struct { float buf_d[MAF_N]; float buf_q[MAF_N]; float buf_o[MAF_N]; float sum_d, sum_q, sum_o; int idx; int win_len; /* 自适应窗长标称值 MAF_N */ } maf_t; static void maf_update(maf_t *m, float d, float q, float o) { /* 减去最老的一个点加上最新的一个点 */ m-sum_d d - m-buf_d[m-idx]; m-sum_q q - m-buf_q[m-idx]; m-sum_o o - m-buf_o[m-idx]; m-buf_d[m-idx] d; m-buf_q[m-idx] q; m-buf_o[m-idx] o; m-idx; if (m-idx m-win_len) { m-idx 0; } } static inline float maf_out(float sum, int win_len) { return sum / (float)win_len; }用滑动求和而不是每次都重新累加整个窗口是这个实现的关键。每次更新只做两次加法和两次减法计算量恒定与窗长无关。这一点在采样率高、窗长大的场合差别非常明显——200点的窗如果每拍都重新求和就是200次累加10kHz采样下CPU占用会很难看。3.2 自适应滑动平均窗与频率跟踪固定窗长在频率稳定的电网上没问题但现场频率漂到49.5Hz以下或者50.2Hz以上时窗内就不是完整周期了谐波抑制会打折扣。自适应的思路是从PLL里拿到实时频率估计动态调整win_len。这里有个实现上的坑。窗长是整数而fs/f1_real算出来通常不是整数比如采样率10kHz、频率50.3Hz算出来是198.8。你取198还是199都会留下一点残余。解决办法有两个一是把采样率设计成跟频率联动软件重采样让fs/f1始终是整数但这需要改变采样时序实现复杂二是接受这点残余因为它对应的是窗内相位误差不到1度实际影响很小。工程上一般选第二个简单可靠。调整窗长的动作不能太频繁否则滑动求和的缓冲区索引会乱。我的做法是设一个死区频率偏差在±0.1Hz以内不调整超过之后连续若干个周期都超限才动一次并且调整时清空缓冲区重新累积避免新旧数据混在一起造成输出跳变。还有一个隐藏问题窗长变化时同一个缓冲区里存的点对应的实际时间跨度变了如果你同时还在用这块缓冲区做半周期抵消那抵消的延时也要跟着变。所以这两级最好用各自独立的缓冲区互不干扰代码上清晰调试时也好定位。3.3 负序解耦与正序提取负序的处理值得单独说一段因为它是最容易做错的地方。三相不平衡时电流里同时含有正序和负序。在正向同步旋转坐标系里正序是直流负序是2倍频如果你再建一个反向旋转的坐标系情况就反过来了——负序是直流正序是2倍频。传统的做法是在两个坐标系之间做交叉解耦把对方的2倍频分量反馈回来抵消掉形成双同步坐标系DDSRF结构。这个结构数学上很漂亮但实现上要维护两套变换、两个滤波器还要处理交叉耦合系数里的三角函数代码量和计算量都上去了。我更倾向于用半周期延时抵消这种更笨但更稳的办法。原理很直接2倍频分量周期是10毫秒50Hz下延时5毫秒后相位正好反转当前值和5毫秒前的值相加取平均2倍频就没了直流分量保持不变。实现上就是一块长度100的环形缓冲区加一次加法一次乘法。这个办法的局限在于它对频率同样敏感而且它只能抵消2倍频如果存在4倍频对应3次谐波不平衡就无能为力。不过在实际的三相系统里3的倍数次谐波主要走零序通道在dq里表现为其他形式影响相对小。真要做到全频段干净可以把半周期抵消和滑动平均串起来用各管一段。3.4 仿真平台的搭建与波形比对在动手写代码之前我一般先在仿真里把这套结构跑通。搭建的思路是用三相可编程电源模拟电网设置三种工况——纯正弦、含5次7次谐波、三相不平衡叠加频率偏移。负载侧用三相不控整流带阻感负载产生典型的谐波电流。第一种工况下重点看稳态精度改进方案和传统方案在稳态下应该都能做到很小误差这一项拉不开差距。第二种工况下看检测出的基波电流里还有多少谐波残余传统方案的残余会明显可见改进方案应该基本看不出来。第三种工况才是真正的分水岭重点看动态响应时间和负序抑制效果。我的实测记录是负载从空载突加到额定传统方案的基波检测大约需要35到40毫秒才能稳定到±2%误差带内改进方案大约11到13毫秒。仿真里还有一个必须验证的点相位。把检测出的基波电流和理想基波放在同一个坐标系里比对看相位差有多少。如果相位差偏大说明超前补偿没调对这个误差在补偿装置上会直接体现为补偿电流的相位偏移效果是补偿后功率因数上不去甚至出现过补偿。4. 样机落地时的工程细节4.1 采样链路、触发时序与相位补偿仿真跑通到样机跑通之间隔着的最大一道坎就是采样时序。这一块出问题波形上看起来像是算法不准实际上是数据本身就采错了。我的做法是让ADC采样严格同步于PWM载波。具体说用中心对齐的PWM模式在计数器达到峰值或者谷值的时刻触发ADC转换这样每一拍的采样点间隔严格相等且采样时刻固定在开关周期的同一个位置避开了开关瞬间的尖峰干扰。如果ADC触发时刻是随机的采样点之间的时间间隔就不均匀做滑动平均时窗内的时间跨度就不准谐波抑制效果会直接变差。另一件事是采样通道的一致性问题。三相电流用三个通道采如果三个通道的增益或偏置有差异Clarke变换算出来的αβ分量里就会混入一个旋转的误差分量最终在dq里表现为2倍频纹波。这个纹波跟负序引起的2倍频一模一样非常容易被误判成负载不平衡。排查办法是在负载完全平衡、电流为零的条件下读三个通道的原始码值看偏置是否一致再通一个已知的平衡电流看增益是否一致。这个校准步骤千万不能省我见过不止一次因为通道没校准而误判算法的案例。还有一处是数字延迟补偿。从ADC采样完成到控制量输出中间隔着采样保持时间、转换时间、算法计算时间加起来通常是1到1.5个开关周期。这部分延迟在dq角度上体现为相位滞后按 θ_comp ω · T_delay 计算10kHz开关频率、50Hz基波下1.5个周期的延迟对应大约2.7度的相位误差。单看不大但对于要做高次谐波补偿的场合累积起来不可忽略。4.2 定点运算的溢出与精度控制如果主控是带浮点单元的这部分可以跳过。但很多成本敏感的场合用的还是定点芯片这里面的坑就得好好填。第一个坑是滑动求和的溢出。200个点的窗口每个点如果是Q15格式范围-1到1累加200次之后范围变成-200到200需要至少8位额外的整数位才能装下。所以累加器要用32位Q15的Q值向左移8位变成Q23输出时再右移回来。如果直接用一个16位变量去累加数值一大会直接绕回波形上表现为周期性的尖刺非常难查。第二个坑是除法。滑动平均输出时要除以窗长定点除法很慢通常改成乘以窗长的倒数。这个倒数要预先算好并转成定点格式注意精度——比如1/200转成Q15只有164误差接近0.1%如果后面还有级联的运算误差会被放大。稳妥的做法是用Q30存放倒数乘法之后右移精度就够了。第三个坑是Park变换里的三角函数。查表加线性插值的方案要注意表长和精度匹配1024点的表单点分辨率0.35度线性插值后误差可以压到万分之一量级够用。但如果表长只有256点单点分辨率1.4度插值后的误差在0.1%量级做高精度检测就有点勉强了。4.3 负载突变与电网畸变下的实测表现把这套东西装到样机上跑有几个场景我印象比较深。一个是带三相不控整流的负载突加突卸。传统方案在这个场景下补偿电流的响应有肉眼可见的滞后电网电流在突变的头几个周期里明显畸变。改进方案下响应快了不少但依然能看到一两个周期的过渡。这里有个经验不要追求在突变瞬间就把补偿电流打到理想值因为检测环节永远有物理延迟硬追反而会过冲。合理的做法是把突变的头一到两个周期当作允许不完美的窗口把平滑过渡做好避免大电流的冲击。另一个是电网电压本身带有明显畸变。这个场景下PLL的输出角度如果不够干净dq变换的角度基准就偏了检测出的基波里会混入误差。加了前置滑动平均之后PLL输出的角度抖动明显减小检测结果也就稳了。这里要提醒一句PLL前端的滑动平均窗长必须跟实际频率匹配否则不仅不能抑制谐波反而会把基波相位算偏。我遇到过一次频率在49.8Hz附近波动、窗长却固定按50Hz取的情况结果PLL输出的角度周期性抖动检测出的基波幅值跟着波动查找了很久才发现问题在窗长。还有一个是轻载工况。轻载时电流幅值小谐波含量相对更低但采样噪声和量化误差占比变大了。传统方案在这个工况下有时会出现检测结果大于实际值的情况导致装置输出多余的补偿电流。改进方案因为多了半周期抵消和滑动平均的两级平滑噪声被压得更低轻载下的表现明显更稳。5. 常见问题与排查实录5.1 问题速查表下面这张表是我在实际调试中整理的高频问题按现象、可能原因、排查手段三列组织遇到问题可以先对号入座。现象可能原因排查手段检测出的基波幅值周期性波动采样窗长与电网频率不匹配三通道增益不一致读取PLL输出频率核对窗长计算三通道分别注入相同电流比对幅值dq轴上存在稳定的2倍频纹波负载不平衡引入负序通道偏置误差断开负载看纹波是否消失零电流下读三通道偏置值阶跃响应明显慢于预期滤波环节仍有残留低通PLL带宽过低逐级断开各模块定位延迟来源高次谐波补偿后反而变差超前补偿角度算错总延迟估计偏差用已知频率的小信号注入测量实际相位差轻载时检测值偏大采样噪声被算法放大定点运算精度不足检查累加器位宽、倒数系数的Q格式频率偏移时谐波残余增大滑动平均窗长固定非整数次泄漏验证自适应逻辑是否真正生效装置启动瞬间检测输出振荡滤波器初值未初始化积分器饱和检查上电时缓冲区是否清零5.2 几个踩坑经历与避坑建议有几个坑我想单独拎出来讲讲因为它们在文档里基本看不到但实际调试时杀伤力很大。第一个坑是缓冲区初始化。上电时滑动平均的缓冲区里全是零如果此时直接开始计算滑动求和的结果会从零慢慢爬升到真实值这段时间里输出的检测结果是错的。如果装置此时已经在输出了就会往电网里注入一段错误的电流。解决办法很简单上电后先做若干个周期的暖机等缓冲区全部填满真实数据之后再放开输出同时在这段时间里把输出锁定在零或者封锁PWM。这个细节在代码里就是几行判断但漏了就等着看现象吧。第二个坑是频率突变时的窗长调整。前面提到过窗长要自适应但如果调整动作和半周期抵消的缓冲区共用一套索引调整的瞬间两边就对不上了输出会出现台阶状跳变。我现在一律把这两级做成独立缓冲区、独立索引调整时各自清零重启互不影响。多占几十个字节的RAM换来的是调试时的省心。第三个坑是角度回绕。PLL输出的角度会在0到2π之间循环如果你在角度上做超前补偿就要注意补偿量加上去之后会不会越界。有些实现直接对补偿后的角度做归一化有些则是把三角函数查表的索引也一起归一化两种都对怕的是混着用——查表索引用的是补偿前的角度加法用的是补偿后的相位就整体错位了。这个错误在波形上的表现是谐波检测结果整体偏移一个固定相位很难第一眼看出问题在哪里。第四个坑是把噪声和谐波混为一谈。检测出的谐波电流里如果混着大量高频噪声直接拿去做指令装置会输出一段毛刺。正确做法是在谐波指令通道上再串一级低通把远高于目标补偿次数的成分滤掉。这一级低通的截止频率要设在你打算补偿的最高次谐波的2倍以上既能滤掉噪声又不影响目标频段。第五个坑是只盯仿真不盯现场。仿真里的电网是理想的采样通道是一致的时钟是精确的。现场这三样全都不理想。我现在的习惯是仿真只用来验证算法的数学结构对不对验证完了就赶紧上小功率样机用实际采样数据跑很多问题只有真实数据才会暴露。最后说个我自己反复验证过的体会这套改进方案真正的价值不在于它用了多新的数学工具而在于它把稳态精度和动态速度从互相牵制变成了可以分开设计的两件事。滑动平均负责稳态的干净超前补偿负责动态的相位半周期抵消负责负序的剥离三块各管一摊参数之间不会互相打架。这意味着你在现场调参时可以一次只动一个模块观察一个指标的变化而不用像用低通滤波器那样动一个截止频率就牵一发而动全身。对于要在不同现场反复适配的工程应用来说这种可分解性比单纯的性能数字更有价值。
电力电子这行做久了会发现一个规律真正决定装置性能的往往不是主电路拓补多花哨而是最前端的信号检测准不准。做有源滤波、无功补偿、三相并网这类活绕不开的一件事就是从三相电流里把基波正序分量准确地择出来——择得准后面的控制才有意义择不准你后面控制器参数调得再漂亮也是给错误的指令做无用功。dqo变换这条路线本质上就是一套坐标旋转滤波分离的信号处理骨架而所谓基于dqo变换改进的电流检测新方法说白了就是在传统dq法那套框架上针对它慢、抖、怕频率漂移这几个老毛病做结构级的修补。这篇东西我打算从原理直觉讲到离散实现再到样机上真正跑起来时遇到的坑适合正在做三相电流检测、谐波提取、锁相或者无功指令计算的朋友参考刚入门的能看懂思路做过一阵子的能对得上细节。1. 先搞清楚dqo变换到底在解决什么问题1.1 把旋转的世界掰直坐标变换的直觉理解三相电流在静止坐标系里是三个互差120度的正弦量画在示波器上就是三条此起彼伏的曲线看着乱而且每一相的瞬时值都在随时间做正弦摆动。这种一直在动的信号最麻烦的地方在于你没法用一个简单的阈值或简单的比例环节去处理它因为它的有用部分和干扰部分在同一频率段里混着。坐标变换干的事情换个生活化的说法就像坐在旋转木马上看对面那盏同样在转的灯——如果你跟着一起转那盏灯在你眼里就是静止的。三相对称的基波正序电流本质上就是一个以同步角速度匀速旋转的空间矢量频率是工频。我们把它投影到一个同样以工频旋转的坐标系上它在那个坐标系里就变成了两个直流量d轴分量和q轴分量。而5次、7次这些谐波在dq坐标系里就变成了6次、6次的交流量正序5次变-6倍频负序7次变6倍频具体符号取决于旋转方向定义。一旦直流量和交流量在频域上被拉开了分离它们就是滤波器的常规工作了。dqo里的这个o也有写法记作0指的是零序分量。三相三线制系统里三相电流之和恒为零所以零序分量天然为零很多工程代码里干脆只算d和q两路把o通道留空。但只要你碰的是三相四线制、带中线的不平衡负载或者需要检测接地故障电流这个通道就必须老老实实算出来——它的计算方式是三相瞬时值之和除以3不需要旋转也不需要锁相直接在静止系里做一次滑动平均或者低通就行。这一点后面还会展开因为很多人在四线制现场翻车就翻在这里。把这三路合起来才是完整的dqo。理解这一点后面所有的改进才有落脚点改进的重点永远在d、q两路的分离质量上o通道是相对独立的一条支路。1.2 传统dq电流检测的三条主流路线在讲改进之前得先把传统这两个字说清楚不然改进改的是什么就成了空中楼阁。工程上做三相电流基波提取主要有三条路线它们的差别在于用什么方式构造旋转角度、用什么方式做分离。第一条是p-q瞬时无功理论法。它先把三相电压和电流一起做Clarke变换到αβ平面算出瞬时有功p和瞬时无功q再用滤波器把p、q里的交流成分滤掉留下直流分量反变换回去得到基波电流原电流减去基波电流就是谐波。这条路的好处是物理意义清晰算出来的p、q大小直接对应能量流动坏处也很要命——它依赖电网电压的信息一旦电压本身畸变或者不平衡算出来的p、q里就混入了电压的谐波成分谐波检测结果直接被污染。而且它需要同时采集电压和电流硬件成本和多一路ADC的开销都得算进去。第二条是ip-iq法也就是常说的基于同步旋转坐标的电流检测。它不直接用瞬时电压而是用一个锁相环PLL从电压里提取出相位角θ然后用sinθ、cosθ构造变换矩阵把三相电流变换到dq坐标。这条路相对于p-q法的关键优势在于即使电网电压畸变只要PLL给出的相位是干净的基波正序相位检测结果就不受电压谐波影响。这也是它在工业装置里用得最广的原因。第三条是直接dq变换法它其实就是ip-iq法的数学等价形式区别只在于实现层面——把变换、滤波、反变换写成一个完整的信号链中间不显式地计算无功功率。很多文献把它们分开讲实际上从电流检测的角度看两者的核心都在旋转坐标系低通滤波这个组合上。我在这里把三条路线摊开讲是因为改进思路的选型直接取决于你走的是哪条。如果从p-q法出发去做改进那改进的核心就落在抗电压畸变上从ip-iq法出发改进的核心就落在滤波器和锁相环上。本文讨论的改进方案是后者的延伸因为它对电网电压的依赖最弱改动空间最大。1.3 传统方案的三处软肋把这套传统方案放到实际的负载波形上去跑问题会一环扣一环地冒出来。我把它归结成三个层次。第一处软肋是低通滤波器带来的固有延迟。dq变换之后基波正序变成了直流量谐波变成了6倍频及以上的交流量分离它们最直接的办法就是低通滤波。问题在于截止频率的选取是一对矛盾截止频率压低直流分量提取干净纹波小但延迟大截止频率抬高响应快但6倍频的残余吃不干净反变换回去的基波电流里就带着谐波抖动。工程上一个二阶巴特沃斯低通把截止频率放在20Hz左右阶跃建立的1%误差带时间大概在30到50毫秒这个量级对于要跟随负载突变的补偿装置来说这个速度是偏慢的。第二处软肋是负序分量在dq坐标下变成2倍频恰好落在通带边缘。三相负载不平衡时负序电流在同步旋转坐标系里表现为2倍工频的交流量。这个2倍频离直流太近了用低通滤波器很难做到既能滤掉它又不牺牲动态响应。结果是检测出的基波里混入了负序成分反变换回三相后表现为额外的脉动指令电流跟着抖补偿效果打折扣。第三处软肋是频率漂移。低通滤波器的设计是基于50Hz这个前提的一旦实际频率漂到49Hz或50.5Hz滤波器对6倍频的抑制点就偏离了设计位置残余增大。更麻烦的是PLL的跟踪误差PLL的带宽通常压得比较低以保证抗干扰频率斜坡变化时它会有一个稳态相位误差这个误差直接体现为dq变换的角度偏差进而让基波在dq坐标下不再是纯直流而是叠加了一个慢变的交流量。这三处软肋是相互耦合的为了让滤波器滤得更干净你会把截止频率压低压低之后动态响应变差为了补动态响应有人去提高PLL带宽结果PLL对电压畸变更敏感如此往复。所以真正有效的改进不能只在某一个参数上做文章必须从结构上把这些问题解耦。2. 改进方案的整体设计与取舍逻辑2.1 为什么不能只是把低通滤波器调低一点我见过不少初版的实现思路很朴素既然纹波大那就把低通截止频率从30Hz降到10Hz反正稳态精度上去了就行。这个做法在实验室的稳态波形上确实好看谐波检测的残余能压到很低但一到现场就露馅。原因在于电流检测的延迟不是一个孤立的指标它直接决定了整个闭环系统的相位裕度。有源滤波器这类装置检测环节的延迟会等效成整个控制环路里的纯滞后滞后越大为了稳定你只能把控制带宽压得越低最终补偿的谐波次数上限就被卡死了。一个50毫秒的检测延迟基本意味着你只能对20次以下的谐波做有效补偿再高的次数相位已经转过去了补偿电流反而变成注入噪声。还有个更隐蔽的问题低通滤波器对阶跃输入的响应是有过冲或拖尾的负载突变时检测出的基波电流会出现一段过渡过程这段时间里算出来的谐波指令是错的。如果装置在这段时间里仍然闭着眼睛输出就会往电网里注入一段畸变。所以有些实现会在检测环节加一个突变闭锁逻辑一旦检测到电流突变就把输出封锁一段时间等滤波器稳定了再放开。这个做法能救急但本质上是用不补偿来换取不乱补偿牺牲的是动态性能。我的结论是单纯调低截止频率是拿动态性能换稳态精度这笔账在工业现场算不过来。改进的方向应该是换一种分离机制让稳态精度和动态速度不再是对立的。2.2 改进架构的四个模块拆解具体到本文这套改进方案它的整体骨架仍然是以dqo变换为核心但在四个位置上做了结构性替换。我按信号流向依次说明。第一个模块是锁相与角度生成。传统做法是电压过零检测或者简单的SRF-PLL。改进方案里在PLL的鉴相输出后面串了一级滑动平均滤波把电压畸变带来的纹波在进入PI调节器之前就压掉。这一级的窗长取一个基波周期理论上可以把整数次谐波完全消掉PLL输出的角度就干净多了。代价是引入半个周期的固有延迟但PLL本来就是慢环这点延迟相对于它的带宽是可以接受的。第二个模块是坐标变换。这一级和传统做法没区别Clarke加Park把三相电流变到dqo。唯一要注意的是零序通道的独立处理——o通道不做旋转直接进滤波。第三个模块是核心分离环节这是改进的重点。原来的位置是一个二阶低通现在换成自适应滑动平均负序半周期抵消的串联结构。滑动平均的作用是对一个周期内的N个采样点求平均任何整数倍基波频率的交流分量在一个完整周期内的积分恰好为零因此可以被完全消除而直流分量原封不动地保留。这就解决了低通滤波器要么慢要么脏的两难。负序抵消那部分利用的是2倍频分量在延时半个基波周期后相位反转180度这个特性把当前值和半周期前的值做算术平均2倍频就被抵消了而直流分量相加后取平均仍然是它自己。第四个模块是相位超前补偿。前面几级串联下来总的群延迟是确定的、可计算的包括滑动平均的半窗延迟、半周期抵消的延时、采样和计算延时。既然延迟已知就可以在输出角度上加一个补偿量把相位拉回来。这一步很多人会忽略但它对高次谐波的补偿效果影响相当明显。2.3 关键参数的设计逻辑与取值计算参数这块我想掰开算一遍因为拍脑袋取值是这类方案落地失败最常见的原因。滑动平均的窗长。定义为N fs / f1fs是采样率f1是基波频率。假设采样率取10kHz、基波50Hz那么N 200点。这个窗长下所有整数次谐波2次到100次以内理论上都被完全抑制。但要注意滑动平均对非整数次谐波比如间谐波没有这个效果而且当实际频率偏离50Hz时窗内包含的就不是完整周期了抑制效果会下降。这就是为什么需要自适应实测频率f1_real变化时窗长要跟着改成 N round(fs / f1_real)。滑动平均的延迟。严格的群延迟是 (N-1)/(2·fs)N200、fs10kHz时约9.95毫秒接近半个基波周期。这个延迟比二阶低通在同等抑制能力下小得多是这套方案的核心竞争力。半周期抵消的延时。取 N/2 100个采样点即10毫秒。实现上用一块长度为100的环形缓冲区存d、q两路的当前值输出取 (x[n] x[n-100]) / 2。对2倍频分量10毫秒正好是它半个周期延时后相位反转平均即为零。相位补偿量。总延迟大致等于滑动平均半窗 抵消延时的一半 采样计算延时。换算成角度是 θ_comp 2π·f1·T_delay。以T_delay ≈ 10ms估算在50Hz下大约是180度在5次谐波250Hz下就是900度即180度实际补偿时要按目标谐波次数分别核算。工程上的做法是先测出实际相位差再用一个一阶超前环节或者直接在角度上加固定偏移边调边看波形。PLL的PI参数。常规SRF-PLL的带宽取20到40Hz之间阻尼比取0.707。带宽再往上提抗电压畸变能力就下降往下压频率跟踪变慢。加上前面说的MAF预滤波后带宽可以适当放宽到50Hz左右而不至于让输出抖动明显变大因为纹波在进入PI之前已经被削掉了。把这几个参数放在一起可以列一张对比表用数据说明改进前后的差别指标传统二阶低通方案改进方案MAF半周期抵消超前补偿基波提取延迟约30到45毫秒约10到12毫秒6倍频纹波残余视截止频率而定约1%到3%理论上接近零2倍频负序残余明显需额外抑制被半周期抵消环节清除频率适应范围49到51Hz勉强可用45到55Hz可自适应对电压畸变的敏感度中等依赖PLL质量低PLL前端已预滤波这张表里的数字是基于常见参数估算的量级实际项目里会因采样率、负载特性有出入但趋势是可靠的。3. 核心算法的离散化实现与仿真验证3.1 变换矩阵的离散写法与定点化处理从数学公式到代码中间最容易出问题的是两件事变换矩阵的系数怎么写才不丢精度以及三角函数的计算开销怎么控制。Clarke变换的等幅值形式是大家最常用的i_alpha (2/3) * (ia - 0.5*ib - 0.5*ic) i_beta (2/3) * (sqrt(3)/2) * (ib - ic) i_zero (1/3) * (ia ib ic)这里有个细节容易被忽略三相三线制下iaibic恒为零理论上i_zero恒为0但实际采样存在通道误差和偏置算出来的i_zero会是一个很小的非零值。如果你直接把它扔掉问题不大但如果你的系统是四线制这个通道就必须保留并且要单独滤波。Park变换依赖角度θi_d i_alpha * cos(theta) i_beta * sin(theta) i_q -i_alpha * sin(theta) i_beta * cos(theta)cos和sin如果每拍都调库函数在定点DSP上开销不小。常见的优化是维护一个角度累加器用查表加线性插值表长取1024点配合Q15格式的定点运算精度足够。也有直接用CORDIC算法迭代求解的速度更快但代码复杂度上升。下面是我在实际工程里用的一个简化版结构写成C语言浮点版本便于理解和验证定点化时把float换成q15_t并调整移位即可typedef struct { float buf_d[MAF_N]; float buf_q[MAF_N]; float buf_o[MAF_N]; float sum_d, sum_q, sum_o; int idx; int win_len; /* 自适应窗长标称值 MAF_N */ } maf_t; static void maf_update(maf_t *m, float d, float q, float o) { /* 减去最老的一个点加上最新的一个点 */ m-sum_d d - m-buf_d[m-idx]; m-sum_q q - m-buf_q[m-idx]; m-sum_o o - m-buf_o[m-idx]; m-buf_d[m-idx] d; m-buf_q[m-idx] q; m-buf_o[m-idx] o; m-idx; if (m-idx m-win_len) { m-idx 0; } } static inline float maf_out(float sum, int win_len) { return sum / (float)win_len; }用滑动求和而不是每次都重新累加整个窗口是这个实现的关键。每次更新只做两次加法和两次减法计算量恒定与窗长无关。这一点在采样率高、窗长大的场合差别非常明显——200点的窗如果每拍都重新求和就是200次累加10kHz采样下CPU占用会很难看。3.2 自适应滑动平均窗与频率跟踪固定窗长在频率稳定的电网上没问题但现场频率漂到49.5Hz以下或者50.2Hz以上时窗内就不是完整周期了谐波抑制会打折扣。自适应的思路是从PLL里拿到实时频率估计动态调整win_len。这里有个实现上的坑。窗长是整数而fs/f1_real算出来通常不是整数比如采样率10kHz、频率50.3Hz算出来是198.8。你取198还是199都会留下一点残余。解决办法有两个一是把采样率设计成跟频率联动软件重采样让fs/f1始终是整数但这需要改变采样时序实现复杂二是接受这点残余因为它对应的是窗内相位误差不到1度实际影响很小。工程上一般选第二个简单可靠。调整窗长的动作不能太频繁否则滑动求和的缓冲区索引会乱。我的做法是设一个死区频率偏差在±0.1Hz以内不调整超过之后连续若干个周期都超限才动一次并且调整时清空缓冲区重新累积避免新旧数据混在一起造成输出跳变。还有一个隐藏问题窗长变化时同一个缓冲区里存的点对应的实际时间跨度变了如果你同时还在用这块缓冲区做半周期抵消那抵消的延时也要跟着变。所以这两级最好用各自独立的缓冲区互不干扰代码上清晰调试时也好定位。3.3 负序解耦与正序提取负序的处理值得单独说一段因为它是最容易做错的地方。三相不平衡时电流里同时含有正序和负序。在正向同步旋转坐标系里正序是直流负序是2倍频如果你再建一个反向旋转的坐标系情况就反过来了——负序是直流正序是2倍频。传统的做法是在两个坐标系之间做交叉解耦把对方的2倍频分量反馈回来抵消掉形成双同步坐标系DDSRF结构。这个结构数学上很漂亮但实现上要维护两套变换、两个滤波器还要处理交叉耦合系数里的三角函数代码量和计算量都上去了。我更倾向于用半周期延时抵消这种更笨但更稳的办法。原理很直接2倍频分量周期是10毫秒50Hz下延时5毫秒后相位正好反转当前值和5毫秒前的值相加取平均2倍频就没了直流分量保持不变。实现上就是一块长度100的环形缓冲区加一次加法一次乘法。这个办法的局限在于它对频率同样敏感而且它只能抵消2倍频如果存在4倍频对应3次谐波不平衡就无能为力。不过在实际的三相系统里3的倍数次谐波主要走零序通道在dq里表现为其他形式影响相对小。真要做到全频段干净可以把半周期抵消和滑动平均串起来用各管一段。3.4 仿真平台的搭建与波形比对在动手写代码之前我一般先在仿真里把这套结构跑通。搭建的思路是用三相可编程电源模拟电网设置三种工况——纯正弦、含5次7次谐波、三相不平衡叠加频率偏移。负载侧用三相不控整流带阻感负载产生典型的谐波电流。第一种工况下重点看稳态精度改进方案和传统方案在稳态下应该都能做到很小误差这一项拉不开差距。第二种工况下看检测出的基波电流里还有多少谐波残余传统方案的残余会明显可见改进方案应该基本看不出来。第三种工况才是真正的分水岭重点看动态响应时间和负序抑制效果。我的实测记录是负载从空载突加到额定传统方案的基波检测大约需要35到40毫秒才能稳定到±2%误差带内改进方案大约11到13毫秒。仿真里还有一个必须验证的点相位。把检测出的基波电流和理想基波放在同一个坐标系里比对看相位差有多少。如果相位差偏大说明超前补偿没调对这个误差在补偿装置上会直接体现为补偿电流的相位偏移效果是补偿后功率因数上不去甚至出现过补偿。4. 样机落地时的工程细节4.1 采样链路、触发时序与相位补偿仿真跑通到样机跑通之间隔着的最大一道坎就是采样时序。这一块出问题波形上看起来像是算法不准实际上是数据本身就采错了。我的做法是让ADC采样严格同步于PWM载波。具体说用中心对齐的PWM模式在计数器达到峰值或者谷值的时刻触发ADC转换这样每一拍的采样点间隔严格相等且采样时刻固定在开关周期的同一个位置避开了开关瞬间的尖峰干扰。如果ADC触发时刻是随机的采样点之间的时间间隔就不均匀做滑动平均时窗内的时间跨度就不准谐波抑制效果会直接变差。另一件事是采样通道的一致性问题。三相电流用三个通道采如果三个通道的增益或偏置有差异Clarke变换算出来的αβ分量里就会混入一个旋转的误差分量最终在dq里表现为2倍频纹波。这个纹波跟负序引起的2倍频一模一样非常容易被误判成负载不平衡。排查办法是在负载完全平衡、电流为零的条件下读三个通道的原始码值看偏置是否一致再通一个已知的平衡电流看增益是否一致。这个校准步骤千万不能省我见过不止一次因为通道没校准而误判算法的案例。还有一处是数字延迟补偿。从ADC采样完成到控制量输出中间隔着采样保持时间、转换时间、算法计算时间加起来通常是1到1.5个开关周期。这部分延迟在dq角度上体现为相位滞后按 θ_comp ω · T_delay 计算10kHz开关频率、50Hz基波下1.5个周期的延迟对应大约2.7度的相位误差。单看不大但对于要做高次谐波补偿的场合累积起来不可忽略。4.2 定点运算的溢出与精度控制如果主控是带浮点单元的这部分可以跳过。但很多成本敏感的场合用的还是定点芯片这里面的坑就得好好填。第一个坑是滑动求和的溢出。200个点的窗口每个点如果是Q15格式范围-1到1累加200次之后范围变成-200到200需要至少8位额外的整数位才能装下。所以累加器要用32位Q15的Q值向左移8位变成Q23输出时再右移回来。如果直接用一个16位变量去累加数值一大会直接绕回波形上表现为周期性的尖刺非常难查。第二个坑是除法。滑动平均输出时要除以窗长定点除法很慢通常改成乘以窗长的倒数。这个倒数要预先算好并转成定点格式注意精度——比如1/200转成Q15只有164误差接近0.1%如果后面还有级联的运算误差会被放大。稳妥的做法是用Q30存放倒数乘法之后右移精度就够了。第三个坑是Park变换里的三角函数。查表加线性插值的方案要注意表长和精度匹配1024点的表单点分辨率0.35度线性插值后误差可以压到万分之一量级够用。但如果表长只有256点单点分辨率1.4度插值后的误差在0.1%量级做高精度检测就有点勉强了。4.3 负载突变与电网畸变下的实测表现把这套东西装到样机上跑有几个场景我印象比较深。一个是带三相不控整流的负载突加突卸。传统方案在这个场景下补偿电流的响应有肉眼可见的滞后电网电流在突变的头几个周期里明显畸变。改进方案下响应快了不少但依然能看到一两个周期的过渡。这里有个经验不要追求在突变瞬间就把补偿电流打到理想值因为检测环节永远有物理延迟硬追反而会过冲。合理的做法是把突变的头一到两个周期当作允许不完美的窗口把平滑过渡做好避免大电流的冲击。另一个是电网电压本身带有明显畸变。这个场景下PLL的输出角度如果不够干净dq变换的角度基准就偏了检测出的基波里会混入误差。加了前置滑动平均之后PLL输出的角度抖动明显减小检测结果也就稳了。这里要提醒一句PLL前端的滑动平均窗长必须跟实际频率匹配否则不仅不能抑制谐波反而会把基波相位算偏。我遇到过一次频率在49.8Hz附近波动、窗长却固定按50Hz取的情况结果PLL输出的角度周期性抖动检测出的基波幅值跟着波动查找了很久才发现问题在窗长。还有一个是轻载工况。轻载时电流幅值小谐波含量相对更低但采样噪声和量化误差占比变大了。传统方案在这个工况下有时会出现检测结果大于实际值的情况导致装置输出多余的补偿电流。改进方案因为多了半周期抵消和滑动平均的两级平滑噪声被压得更低轻载下的表现明显更稳。5. 常见问题与排查实录5.1 问题速查表下面这张表是我在实际调试中整理的高频问题按现象、可能原因、排查手段三列组织遇到问题可以先对号入座。现象可能原因排查手段检测出的基波幅值周期性波动采样窗长与电网频率不匹配三通道增益不一致读取PLL输出频率核对窗长计算三通道分别注入相同电流比对幅值dq轴上存在稳定的2倍频纹波负载不平衡引入负序通道偏置误差断开负载看纹波是否消失零电流下读三通道偏置值阶跃响应明显慢于预期滤波环节仍有残留低通PLL带宽过低逐级断开各模块定位延迟来源高次谐波补偿后反而变差超前补偿角度算错总延迟估计偏差用已知频率的小信号注入测量实际相位差轻载时检测值偏大采样噪声被算法放大定点运算精度不足检查累加器位宽、倒数系数的Q格式频率偏移时谐波残余增大滑动平均窗长固定非整数次泄漏验证自适应逻辑是否真正生效装置启动瞬间检测输出振荡滤波器初值未初始化积分器饱和检查上电时缓冲区是否清零5.2 几个踩坑经历与避坑建议有几个坑我想单独拎出来讲讲因为它们在文档里基本看不到但实际调试时杀伤力很大。第一个坑是缓冲区初始化。上电时滑动平均的缓冲区里全是零如果此时直接开始计算滑动求和的结果会从零慢慢爬升到真实值这段时间里输出的检测结果是错的。如果装置此时已经在输出了就会往电网里注入一段错误的电流。解决办法很简单上电后先做若干个周期的暖机等缓冲区全部填满真实数据之后再放开输出同时在这段时间里把输出锁定在零或者封锁PWM。这个细节在代码里就是几行判断但漏了就等着看现象吧。第二个坑是频率突变时的窗长调整。前面提到过窗长要自适应但如果调整动作和半周期抵消的缓冲区共用一套索引调整的瞬间两边就对不上了输出会出现台阶状跳变。我现在一律把这两级做成独立缓冲区、独立索引调整时各自清零重启互不影响。多占几十个字节的RAM换来的是调试时的省心。第三个坑是角度回绕。PLL输出的角度会在0到2π之间循环如果你在角度上做超前补偿就要注意补偿量加上去之后会不会越界。有些实现直接对补偿后的角度做归一化有些则是把三角函数查表的索引也一起归一化两种都对怕的是混着用——查表索引用的是补偿前的角度加法用的是补偿后的相位就整体错位了。这个错误在波形上的表现是谐波检测结果整体偏移一个固定相位很难第一眼看出问题在哪里。第四个坑是把噪声和谐波混为一谈。检测出的谐波电流里如果混着大量高频噪声直接拿去做指令装置会输出一段毛刺。正确做法是在谐波指令通道上再串一级低通把远高于目标补偿次数的成分滤掉。这一级低通的截止频率要设在你打算补偿的最高次谐波的2倍以上既能滤掉噪声又不影响目标频段。第五个坑是只盯仿真不盯现场。仿真里的电网是理想的采样通道是一致的时钟是精确的。现场这三样全都不理想。我现在的习惯是仿真只用来验证算法的数学结构对不对验证完了就赶紧上小功率样机用实际采样数据跑很多问题只有真实数据才会暴露。最后说个我自己反复验证过的体会这套改进方案真正的价值不在于它用了多新的数学工具而在于它把稳态精度和动态速度从互相牵制变成了可以分开设计的两件事。滑动平均负责稳态的干净超前补偿负责动态的相位半周期抵消负责负序的剥离三块各管一摊参数之间不会互相打架。这意味着你在现场调参时可以一次只动一个模块观察一个指标的变化而不用像用低通滤波器那样动一个截止频率就牵一发而动全身。对于要在不同现场反复适配的工程应用来说这种可分解性比单纯的性能数字更有价值。
