1. 项目概述与核心价值在电力电子和电机驱动的世界里PWM脉冲宽度调制信号就像是系统的“心跳”它精准地控制着功率开关器件的开与关从而决定了能量如何从电源流向负载。然而一个健壮、可靠的PWM系统远不止是简单地生成一个方波。特别是在高压、大电流的桥式电路如H桥、三相全桥中几个微妙的时间差错就可能导致灾难性的直通短路烧毁价值不菲的功率管。同时为了驱动特殊的栅极如脉冲变压器隔离驱动或者应对突发的过流、过压故障PWM控制器需要更精细、更智能的内部机制。德州仪器TIC2000系列微控制器内置的增强型脉宽调制器ePWM模块正是为解决这些工业级挑战而设计的。它不仅仅是一个计数器加比较器更是一个高度集成、可灵活配置的信号处理与安全保护引擎。本次我们将深入其三个关键子模块死区生成器DB、PWM斩波器PC和故障保护区TZ。理解它们你就能从“会配置PWM”进阶到“能设计出稳定、高效、安全的功率驱动电路”。无论你是在开发伺服驱动器、车载充电机OBC、光伏逆变器还是任何需要精密功率控制的设备掌握这些机制都是绕不开的核心技能。2. 死区生成器DB子模块防止直通的守护者2.1 死区的本质与DB模块的定位在H桥或半桥电路中同一桥臂的上管和下管绝不能同时导通否则电源将被直接短路产生巨大的冲击电流。因此我们需要在控制信号中插入一个“死区时间”确保在一个管子完全关断后另一个管子才被允许开启。这个时间必须大于功率器件如IGBT、MOSFET的关断延迟时间。理论上我们可以通过精确设置两个独立的比较寄存器CMPA和CMPB配合动作限定器AQ来手动“雕刻”出带死区的两路PWM波形。但这需要复杂的计算和同步控制。死区生成器DB子模块的价值就在于它提供了一种标准化、硬件自动化的解决方案。你只需要提供一路原始的PWM信号通常来自AQ模块的EPWMxA输出并设置好延迟参数DB模块就能自动生成两路具有严格死区关系、且极性可配的互补信号EPWMxA和EPWMxB。这极大地简化了软件配置降低了出错概率。2.2 核心寄存器与配置逻辑DB模块的配置围绕三个核心寄存器展开它们直接映射到硬件的延迟计数器和控制逻辑上。DBCTL死区控制寄存器这是大脑决定信号如何输入、如何处理、如何输出。IN_MODE位选择延迟块的输入源。最常见也最经典的模式是将AQ模块输出的EPWMxA_In同时作为上升沿延迟RED和下降沿延迟FED的输入源。这样你只需用CMPA控制主脉宽DB模块负责生成带死区的互补对。当然它也支持更复杂的模式例如用EPWMxA_In控制FED用EPWMxB_In控制RED用于一些非对称或特殊时序需求。OUT_MODE位决定哪些延迟被应用到输出。你可以选择旁路两者直接输出输入信号、仅应用RED、仅应用FED或者两者都应用。经典死区模式就是两者都应用。POLSEL位极性选择。这是理解不同输出模式的关键。它决定是否对经过RED和FED延迟后的信号进行取反从而组合出四种经典输出极性。DBRED上升沿延迟计数寄存器一个10位寄存器定义上升沿延迟的时钟周期数。延迟时间T_RED DBRED * T_TBCLK。T_TBCLK是时间基准时钟周期由系统时钟SYSCLKOUT分频得到。DBFED下降沿延迟计数寄存器同样是一个10位寄存器定义下降沿延迟的时钟周期数。延迟时间T_FED DBFED * T_TBCLK。关键细节DBRED和DBFED的值是独立可设的。这意味着你可以实现不对称的死区例如关断延迟FED设置得比开启延迟RED更长以适应某些开关特性不对称的功率器件。2.3 经典工作模式与波形剖析DB模块通过POLSEL和OUT_MODE的组合支持多种模式但工业驱动中最常用的是以下四种经典极性模式。假设输入EPWMxA_In是一个高电平有效的PWM波即占空比越大输出高电平时间越长。表1经典死区工作模式详解模式模式描述POLSELOUT_MODE输出特性典型应用场景模式2高有效互补 (AHC)0111EPWMxA 原信号经FED延迟EPWMxB 原信号取反后经RED延迟最常用。生成两路互补、高电平有效、带死区的信号直接驱动大多数高端栅极驱动IC的输入。模式3低有效互补 (ALC)1011EPWMxA 原信号经FED延迟后取反EPWMxB 原信号经RED延迟生成两路互补、低电平有效、带死区的信号。用于驱动输入极性为低有效的栅极驱动芯片。模式4高有效 (AH)0011EPWMxA 原信号经FED延迟EPWMxB 原信号经RED延迟输出两路同相非互补、高电平有效、带死区的信号。可用于驱动两个需要错开开通的独立开关管但非同一桥臂。模式5低有效 (AL)1111EPWMxA 原信号经FED延迟后取反EPWMxB 原信号经RED延迟后取反输出两路同相非互补、低电平有效、带死区的信号。应用场景同AH但极性相反。波形生成过程解析以最常用的AHC模式为例原始信号EPWMxA_In高有效送入DB模块。OUT_MODE11表示RED和FED均生效。POLSEL01其含义是对上升沿延迟RED路径的输出进行取反对下降沿延迟FED路径的输出保持不变。因此EPWMxA输出 EPWMxA_In经过FED延迟。即原始信号的下降沿被推迟上升沿不变。EPWMxB输出 EPWMxA_In经过RED延迟后再取反。即原始信号的上升沿被推迟后整个波形翻转。最终效果EPWMxA和EPWMxB是互补的且它们的上升沿之间或下降沿之间存在一个时间差这个时间差就是死区时间。由于RED和FED独立设置死区时间可能不对称。2.4 实操配置与避坑指南假设我们需要为一款IGBT半桥生成一对互补、高有效、死区时间为2μs的PWM信号系统时钟SYSCLKOUT 150 MHzTBCLK SYSCLKOUT/2 75 MHz周期约为13.33 ns。计算延迟计数值目标死区时间2μs。通常我们设置DBRED DBFED以实现对称死区。T_TBCLK 1 / 75MHz ≈ 13.333 ns所需计数值N 2μs / 13.333ns ≈ 150检查寄存器范围10位寄存器最大值为1023150在范围内。因此设置DBRED 150DBFED 150。配置寄存器以C2000的C语言代码风格示例// 假设使用ePWM1模块 EPwm1Regs.DBCTL.bit.IN_MODE 0; // 默认EPWMxA_In作为RED和FED的共同源 EPwm1Regs.DBCTL.bit.POLSEL DB_ACTV_HIC; // 对应模式2高有效互补(AHC)。具体宏定义需参考头文件通常为1。 EPwm1Regs.DBCTL.bit.OUT_MODE DB_FULL_ENABLE; // 使能RED和FED通常为3。 EPwm1Regs.DBRED 150; // 上升沿延迟150个TBCLK周期 EPwm1Regs.DBFED 150; // 下降沿延迟150个TBCLK周期避坑心得1死区时间不是越大越好。死区时间会直接导致输出电压损失称为“死区效应”在低调制比或高频下尤为明显。计算公式近似为V_loss (T_dead / T_sw) * V_dc。因此应在保证安全大于器件关断时间驱动传播延迟一定裕量的前提下尽可能减小死区。通常为器件关断时间的1.5到2倍。避坑心得2务必用示波器验证。配置完成后一定要用示波器同时测量EPWMxA和EPWMxB引脚的实际波形。确认互补关系是否正确。实测死区时间是否与计算值相符考虑IO口翻转延迟。是否存在任何意外的毛刺或重叠。这是硬件调试中验证驱动逻辑安全的第一步。3. PWM斩波器PC子模块驱动脉冲变压器的利器3.1 为何需要斩波——脉冲变压器栅极驱动的需求在高压或需要强电气隔离的场合常采用脉冲变压器来驱动功率器件的栅极。变压器无法传递直流分量因此需要一个交变的信号来维持栅极电压。如果直接使用普通的PWM波可能长时间为高电平变压器会因磁通饱和而失效无法维持栅极导通。PWM斩波器PC子模块的作用就是将原始的PWM波形用一個更高频率的载波进行“斩波”调制。这样即使在原始PWM波的高电平期间送到变压器的也是一个高频的交流脉冲串从而避免了变压器饱和。这个高频载波通常被称为“斩波频率”或“载波频率”。3.2 模块结构与核心功能PC模块的核心是一个可编程的高频振荡器载波发生器和一个“单脉冲”发生器。它接收来自DB模块或直接来自AQ模块的EPWMxA/B信号并对其进行调制。可编程斩波频率通过PCCTL[CHPFREQ]位控制载波时钟PSCLK的分频比。PSCLK来源于SYSCLKOUT分频系数可选1、2、3、4等从而设定斩波频率。可编程单脉冲宽度第一个脉冲的宽度对于可靠开启功率器件至关重要。它需要足够的能量来快速克服米勒平台使器件迅速进入饱和区。通过PCCTL[OSHTWTH]4位可以编程16种不同的首脉冲宽度。公式为T_first_pulse T_SYSCLKOUT * 8 * OSHTWTH。可编程后续脉冲占空比在首脉冲之后为了维持栅极电压需要一系列“维持脉冲”。这些脉冲的占空比可以通过PCCTL[CHPDUTY]位进行编程提供从12.5%到87.5%共7种选择。这允许工程师根据变压器的磁化特性进行优化在保证驱动能力的同时减少损耗。完全旁路如果应用不需要斩波例如使用光耦或容隔离驱动器可以通过PCCTL[CHPEN]位完全禁用该模块信号直通。3.3 波形生成过程与配置实例让我们设想一个场景驱动一个1700V的IGBT模块使用脉冲变压器隔离希望斩波频率为1MHz首脉冲要强一些以快速开通后续维持脉冲占空比50%以平衡损耗和驱动能力。SYSCLKOUT 100 MHz。计算斩波分频目标斩波频率f_chop 1 MHz。SYSCLKOUT频率f_sys 100 MHz。所需分频系数N f_sys / f_chop 100 MHz / 1 MHz 100。查看CHPFREQ位其分频选项是固定的几个值如1,2,3,4...通常达不到100。这意味着我们无法精确得到1MHz只能选择最接近的可行值。例如如果CHPFREQ选择/2则PSCLK 50 MHz选择/4则PSCLK 25 MHz。这里我们选择/4得到斩波频率为25MHz远高于1MHz。在实际中斩波频率通常在几百kHz到几MHz具体需根据变压器尺寸和驱动功率权衡。这里我们以/4为例即CHPFREQ 2假设值具体查手册。配置首脉冲宽度假设我们希望首脉冲宽度为200ns。T_sys 1 / 100MHz 10 ns。根据公式T_first_pulse T_sys * 8 * OSHTWTH。反推OSHTWTH T_first_pulse / (T_sys * 8) 200 ns / (10 ns * 8) 2.5。OSHTWTH是4位整数范围为1-16。我们取最接近的整数值3。代入验证T_first_pulse 10 ns * 8 * 3 240 ns。可以接受。配置后续脉冲占空比选择50%占空比。查看CHPDUTY位定义50%通常对应一个特定的编码值例如CHPDUTY4代表4/850%。需要查阅具体芯片手册。配置代码示例// 使能PWM斩波器 EPwm1Regs.PCCTL.bit.CHPEN 1; // 设置斩波时钟分频假设宏定义为 PC_CHP_FREQ_DIV_4 EPwm1Regs.PCCTL.bit.CHPFREQ PC_CHP_FREQ_DIV_4; // 设置首脉冲宽度对应OSHTWTH 3 EPwm1Regs.PCCTL.bit.OSHTWTH 3; // 设置后续维持脉冲占空比为50%假设宏定义为 PC_CHP_DUTY_50 EPwm1Regs.PCCTL.bit.CHPDUTY PC_CHP_DUTY_50;实操心得变压器设计与斩波参数的配合。斩波参数频率、首脉冲宽度、维持占空比必须与脉冲变压器的设计磁芯材料、匝比、饱和磁通协同设计。通常需要根据开关频率和隔离电压确定变压器尺寸和匝数。通过实验调整首脉冲宽度确保在各种工况下都能可靠开通器件。调整维持脉冲占空比在保证栅极电压稳定的前提下最小化变压器和驱动电路的损耗。过高的占空比可能导致变压器偏磁饱和过低则可能无法维持栅极电压。4. 故障保护TZ子模块系统的紧急制动按钮4.1 故障保护的必要性与核心机制在功率变换系统中过流、过压、过热等故障是致命的。软件检测再响应的方式往往太慢。ePWM的故障保护Trip-Zone TZ子模块提供了硬件级的、纳秒级响应的保护通道。它通过6个独立的TZ1~TZ6输入引脚低电平有效来接收外部故障信号通常来自比较器或驱动芯片的故障输出。一旦检测到故障ePWM模块可以在几个时钟周期内强制改变EPWMxA/B的输出状态将其拉高、拉低或置为高阻态从而立即关闭或保护功率器件。TZ模块支持两种关键的触发模式单次触发One-Shot Trip OST适用于严重的、不可自恢复的故障如短路、严重过流。一旦触发输出将被锁定在设定的安全状态如强制为低直到软件明确清除故障标志位TZCLR[OST]后PWM输出才能恢复。这需要人工干预或系统级复位。逐周期触发Cycle-By-Cycle Trip CBC适用于可自恢复的、需要限流的场景如电机启动时的瞬时过流。当故障发生时输出立即进入安全状态如强制为低但在当前PWM周期结束时TBCTR0如果故障信号已消失输出会自动恢复。这实现了每个PWM周期的动态限流保护。4.2 寄存器配置与动作映射TZ模块的配置主要涉及以下几个寄存器它们共同构建了一个灵活且强大的保护矩阵TZSELTrip-Zone选择寄存器决定本ePWM模块响应哪几个TZ输入引脚以及每个引脚是OST模式还是CBC模式。例如TZSEL[OSHT1]1表示TZ1引脚上的信号将作为本模块的一个OST事件源。TZCTLTrip-Zone控制寄存器定义当故障发生时EPWMxA和EPWMxB输出引脚应被强制为何种状态。这是保护动作的核心。TZCTL[TZA]: 控制EPWMxA的动作。TZCTL[TZB]: 控制EPWMxB的动作。动作选项2位00: 强制为高阻态Hi-Z。常用于直接关闭驱动让功率器件通过其内部或外部的下拉电阻关断。01: 强制为高电平。10: 强制为低电平。这是最常用的安全状态因为大多数功率器件的驱动逻辑是“高电平开通低电平关断”。强制为低能确保器件立即关断。11: 无动作。忽略此次故障可用于屏蔽某些不重要的故障源。TZEINT、TZFLG、TZCLR、TZFRC这些寄存器用于管理中断和标志位。TZEINT用于使能故障中断TZFLG指示发生了哪种故障OST或CBCTZCLR用于软件清除标志位TZFRC允许软件强制触发一个故障事件用于测试。4.3 典型保护场景配置示例假设我们有一个三相逆变器使用ePWM1、2、3分别控制U、V、W三相的上桥臂A输出和下桥臂B输出。我们设计以下保护策略TZ1引脚连接直流母线过流保护比较器输出任何一相过流都触发。此为严重故障需全局关断采用OST模式。TZ2引脚连接U相下桥臂的退饱和Desat保护或IGBT驱动芯片的故障输出采用CBC模式进行逐相限流。配置代码逻辑如下// ePWM1 (U相) 配置 EPwm1Regs.TZSEL.bit.OSHT1 1; // TZ1作为OST源 EPwm1Regs.TZSEL.bit.CBC2 1; // TZ2作为CBC源 // 当OST故障(TZ1)发生时强制两路输出为低安全关断 EPwm1Regs.TZCTL.bit.TZA TZ_FORCE_LO; // 宏定义通常为2 EPwm1Regs.TZCTL.bit.TZB TZ_FORCE_LO; // 当CBC故障(TZ2)发生时我们希望只关闭下桥臂EPWM1B以防止直通上桥臂EPWM1A可保持不变或也关闭。 // 这里选择关闭下桥臂上桥臂无动作但需注意上桥臂开通时下桥臂关断是常态此设置意在故障时确保下桥臂关断。 EPwm1Regs.TZCTL.bit.TZA TZ_NO_CHANGE; // 宏定义通常为3 EPwm1Regs.TZCTL.bit.TZB TZ_FORCE_LO; // 下桥臂强制拉低 // 使能TZ中断可选用于记录故障日志 EPwm1Regs.TZEINT.bit.OST 1; // 使能OST中断 EPwm1Regs.TZEINT.bit.CBC 1; // 使能CBC中断 // ePWM2 (V相), ePWM3 (W相) 配置类似TZ1都配置为OSTTZ2/TZ3等连接各自相的故障信号。关键安全设计原则默认安全状态TZCTL配置的输出强制状态必须是系统的“安全状态”。对于绝大多数桥式电路强制输出为低电平关断驱动是默认的安全状态。高阻态Hi-Z在某些设计中也可能被使用但需确保功率器件有可靠的下拉关断路径。异步保护TZ输入是异步的即使系统时钟丢失只要GPIO配置正确低电平故障信号依然能触发保护动作。这是硬件安全性的最后一道防线。信号滤波故障信号如电流采样可能含有噪声需要在外部硬件或GPIO内部数字滤波器中做适当滤波防止误触发。但滤波时间常数必须远小于功率器件的短路耐受时间通常10μs。4.4 故障处理流程与软件协同硬件保护动作是瞬间的但软件也需要知道发生了什么。中断服务程序ISR当使能了TZ中断后一旦故障发生CPU会进入相应的中断。在ISR中应首先读取TZFLG寄存器判断是OST还是CBC故障以及来自哪个TZ引脚。故障诊断与记录记录故障类型、时间戳、当时的运行参数电流、电压等这对于后续的产品维护和故障分析至关重要。清除标志与系统恢复对于CBC故障由于硬件会在每个PWM周期开始时自动清除条件如果故障已消失软件通常只需清除TZFLG[CBC]标志位即可。如果故障持续存在标志位会在清除后立即再次置起。对于OST故障这是一个锁存故障。软件必须在确认故障根本原因已排除例如检查了硬件、降低了指令电流后手动写入TZCLR[OST]1来清除标志位。在此之前PWM输出将一直被强制在安全状态。故障恢复策略简单的系统可能直接停机并等待复位。复杂的系统如伺服驱动器可能需要实现“自动重启”策略在OST故障后延迟一段时间然后尝试清除标志位并软启动。但必须非常谨慎避免在故障未消除时反复冲击系统。5. 高级应用多模块协同与系统级设计5.1 主从同步与相位控制在复杂拓扑如三相逆变器或交错并联LLC中多个ePWM模块需要精确同步并保持特定的相位关系。ePWM模块通过EPWMxSYNCI同步输入和EPWMxSYNCO同步输出引脚实现这一点。主模块通常将其SYNCO源设置为在CTRPRD周期匹配或CTRCMPB特定点时产生同步脉冲。它负责提供整个系统的同步时钟基准。从模块使能相位加载TBCTL[PHSEN]1并将其SYNCI连接到主模块的SYNCO。当检测到同步脉冲时从模块的计数器TBCTR会立即加载TBPHS相位寄存器中的值。通过为不同的从模块设置不同的TBPHS值可以实现精确的相位差控制。例如在三相逆变器中三个ePWM模块可设置为同频相位寄存器分别设置为0、120°、240°对应的计数值即可生成对称的三相SPWM波形。5.2 事件触发ET子模块与ADC协同高效的数字电源和电机控制离不开精准的采样。事件触发ET子模块允许ePWM在特定的时间点如计数器等于CMPA/CMPB时或周期点自动触发ADC开始转换实现“无延迟”的同步采样。配置SOCA/SOCB通过ETSEL[SOCASEL]选择触发ADC转换的事件源如CTRCMPA上升。通过ETPS[SOCAPRD]设置事件分频例如每个事件触发一次。与PIE中断配合ADC转换完成后会产生中断。在中断中读取ADC结果并用于下一个PWM周期的计算如电流环PI运算实现闭环控制。这种硬件自动触发的方式消除了软件触发的不确定延迟对于高带宽的控制环路至关重要。5.3 系统级安全联锁设计在实际系统中仅靠ePWM自身的TZ保护可能不够。一个健壮的系统往往采用多级保护硬件比较器级最快的保护纳秒级响应直接连接TZ引脚。用于过流、退饱和等致命故障。ePWM TZ级如上文所述提供可配置的硬件强制输出。软件保护级在ADC中断或PWM周期中断中实时计算电流、电压值。一旦发现异常立即通过软件修改CMPA/CMPB寄存器将占空比拉低至安全范围或直接触发软件强制TripTZFRC寄存器。看门狗与时钟安全确保CPU正常运行防止程序跑飞。C2000的时钟安全模块可以在时钟失效时触发全局安全关断。将ePWM的DB、PC、TZ、ET等子模块与ADC、比较器、GPIO等外设有机结合并辅以严谨的软件设计才能构建出一个既高性能又高可靠性的电力电子控制系统。这其中的每一个细节都源于对硬件机制的深刻理解和对实际工程问题的反复锤炼。
1. 项目概述与核心价值在电力电子和电机驱动的世界里PWM脉冲宽度调制信号就像是系统的“心跳”它精准地控制着功率开关器件的开与关从而决定了能量如何从电源流向负载。然而一个健壮、可靠的PWM系统远不止是简单地生成一个方波。特别是在高压、大电流的桥式电路如H桥、三相全桥中几个微妙的时间差错就可能导致灾难性的直通短路烧毁价值不菲的功率管。同时为了驱动特殊的栅极如脉冲变压器隔离驱动或者应对突发的过流、过压故障PWM控制器需要更精细、更智能的内部机制。德州仪器TIC2000系列微控制器内置的增强型脉宽调制器ePWM模块正是为解决这些工业级挑战而设计的。它不仅仅是一个计数器加比较器更是一个高度集成、可灵活配置的信号处理与安全保护引擎。本次我们将深入其三个关键子模块死区生成器DB、PWM斩波器PC和故障保护区TZ。理解它们你就能从“会配置PWM”进阶到“能设计出稳定、高效、安全的功率驱动电路”。无论你是在开发伺服驱动器、车载充电机OBC、光伏逆变器还是任何需要精密功率控制的设备掌握这些机制都是绕不开的核心技能。2. 死区生成器DB子模块防止直通的守护者2.1 死区的本质与DB模块的定位在H桥或半桥电路中同一桥臂的上管和下管绝不能同时导通否则电源将被直接短路产生巨大的冲击电流。因此我们需要在控制信号中插入一个“死区时间”确保在一个管子完全关断后另一个管子才被允许开启。这个时间必须大于功率器件如IGBT、MOSFET的关断延迟时间。理论上我们可以通过精确设置两个独立的比较寄存器CMPA和CMPB配合动作限定器AQ来手动“雕刻”出带死区的两路PWM波形。但这需要复杂的计算和同步控制。死区生成器DB子模块的价值就在于它提供了一种标准化、硬件自动化的解决方案。你只需要提供一路原始的PWM信号通常来自AQ模块的EPWMxA输出并设置好延迟参数DB模块就能自动生成两路具有严格死区关系、且极性可配的互补信号EPWMxA和EPWMxB。这极大地简化了软件配置降低了出错概率。2.2 核心寄存器与配置逻辑DB模块的配置围绕三个核心寄存器展开它们直接映射到硬件的延迟计数器和控制逻辑上。DBCTL死区控制寄存器这是大脑决定信号如何输入、如何处理、如何输出。IN_MODE位选择延迟块的输入源。最常见也最经典的模式是将AQ模块输出的EPWMxA_In同时作为上升沿延迟RED和下降沿延迟FED的输入源。这样你只需用CMPA控制主脉宽DB模块负责生成带死区的互补对。当然它也支持更复杂的模式例如用EPWMxA_In控制FED用EPWMxB_In控制RED用于一些非对称或特殊时序需求。OUT_MODE位决定哪些延迟被应用到输出。你可以选择旁路两者直接输出输入信号、仅应用RED、仅应用FED或者两者都应用。经典死区模式就是两者都应用。POLSEL位极性选择。这是理解不同输出模式的关键。它决定是否对经过RED和FED延迟后的信号进行取反从而组合出四种经典输出极性。DBRED上升沿延迟计数寄存器一个10位寄存器定义上升沿延迟的时钟周期数。延迟时间T_RED DBRED * T_TBCLK。T_TBCLK是时间基准时钟周期由系统时钟SYSCLKOUT分频得到。DBFED下降沿延迟计数寄存器同样是一个10位寄存器定义下降沿延迟的时钟周期数。延迟时间T_FED DBFED * T_TBCLK。关键细节DBRED和DBFED的值是独立可设的。这意味着你可以实现不对称的死区例如关断延迟FED设置得比开启延迟RED更长以适应某些开关特性不对称的功率器件。2.3 经典工作模式与波形剖析DB模块通过POLSEL和OUT_MODE的组合支持多种模式但工业驱动中最常用的是以下四种经典极性模式。假设输入EPWMxA_In是一个高电平有效的PWM波即占空比越大输出高电平时间越长。表1经典死区工作模式详解模式模式描述POLSELOUT_MODE输出特性典型应用场景模式2高有效互补 (AHC)0111EPWMxA 原信号经FED延迟EPWMxB 原信号取反后经RED延迟最常用。生成两路互补、高电平有效、带死区的信号直接驱动大多数高端栅极驱动IC的输入。模式3低有效互补 (ALC)1011EPWMxA 原信号经FED延迟后取反EPWMxB 原信号经RED延迟生成两路互补、低电平有效、带死区的信号。用于驱动输入极性为低有效的栅极驱动芯片。模式4高有效 (AH)0011EPWMxA 原信号经FED延迟EPWMxB 原信号经RED延迟输出两路同相非互补、高电平有效、带死区的信号。可用于驱动两个需要错开开通的独立开关管但非同一桥臂。模式5低有效 (AL)1111EPWMxA 原信号经FED延迟后取反EPWMxB 原信号经RED延迟后取反输出两路同相非互补、低电平有效、带死区的信号。应用场景同AH但极性相反。波形生成过程解析以最常用的AHC模式为例原始信号EPWMxA_In高有效送入DB模块。OUT_MODE11表示RED和FED均生效。POLSEL01其含义是对上升沿延迟RED路径的输出进行取反对下降沿延迟FED路径的输出保持不变。因此EPWMxA输出 EPWMxA_In经过FED延迟。即原始信号的下降沿被推迟上升沿不变。EPWMxB输出 EPWMxA_In经过RED延迟后再取反。即原始信号的上升沿被推迟后整个波形翻转。最终效果EPWMxA和EPWMxB是互补的且它们的上升沿之间或下降沿之间存在一个时间差这个时间差就是死区时间。由于RED和FED独立设置死区时间可能不对称。2.4 实操配置与避坑指南假设我们需要为一款IGBT半桥生成一对互补、高有效、死区时间为2μs的PWM信号系统时钟SYSCLKOUT 150 MHzTBCLK SYSCLKOUT/2 75 MHz周期约为13.33 ns。计算延迟计数值目标死区时间2μs。通常我们设置DBRED DBFED以实现对称死区。T_TBCLK 1 / 75MHz ≈ 13.333 ns所需计数值N 2μs / 13.333ns ≈ 150检查寄存器范围10位寄存器最大值为1023150在范围内。因此设置DBRED 150DBFED 150。配置寄存器以C2000的C语言代码风格示例// 假设使用ePWM1模块 EPwm1Regs.DBCTL.bit.IN_MODE 0; // 默认EPWMxA_In作为RED和FED的共同源 EPwm1Regs.DBCTL.bit.POLSEL DB_ACTV_HIC; // 对应模式2高有效互补(AHC)。具体宏定义需参考头文件通常为1。 EPwm1Regs.DBCTL.bit.OUT_MODE DB_FULL_ENABLE; // 使能RED和FED通常为3。 EPwm1Regs.DBRED 150; // 上升沿延迟150个TBCLK周期 EPwm1Regs.DBFED 150; // 下降沿延迟150个TBCLK周期避坑心得1死区时间不是越大越好。死区时间会直接导致输出电压损失称为“死区效应”在低调制比或高频下尤为明显。计算公式近似为V_loss (T_dead / T_sw) * V_dc。因此应在保证安全大于器件关断时间驱动传播延迟一定裕量的前提下尽可能减小死区。通常为器件关断时间的1.5到2倍。避坑心得2务必用示波器验证。配置完成后一定要用示波器同时测量EPWMxA和EPWMxB引脚的实际波形。确认互补关系是否正确。实测死区时间是否与计算值相符考虑IO口翻转延迟。是否存在任何意外的毛刺或重叠。这是硬件调试中验证驱动逻辑安全的第一步。3. PWM斩波器PC子模块驱动脉冲变压器的利器3.1 为何需要斩波——脉冲变压器栅极驱动的需求在高压或需要强电气隔离的场合常采用脉冲变压器来驱动功率器件的栅极。变压器无法传递直流分量因此需要一个交变的信号来维持栅极电压。如果直接使用普通的PWM波可能长时间为高电平变压器会因磁通饱和而失效无法维持栅极导通。PWM斩波器PC子模块的作用就是将原始的PWM波形用一個更高频率的载波进行“斩波”调制。这样即使在原始PWM波的高电平期间送到变压器的也是一个高频的交流脉冲串从而避免了变压器饱和。这个高频载波通常被称为“斩波频率”或“载波频率”。3.2 模块结构与核心功能PC模块的核心是一个可编程的高频振荡器载波发生器和一个“单脉冲”发生器。它接收来自DB模块或直接来自AQ模块的EPWMxA/B信号并对其进行调制。可编程斩波频率通过PCCTL[CHPFREQ]位控制载波时钟PSCLK的分频比。PSCLK来源于SYSCLKOUT分频系数可选1、2、3、4等从而设定斩波频率。可编程单脉冲宽度第一个脉冲的宽度对于可靠开启功率器件至关重要。它需要足够的能量来快速克服米勒平台使器件迅速进入饱和区。通过PCCTL[OSHTWTH]4位可以编程16种不同的首脉冲宽度。公式为T_first_pulse T_SYSCLKOUT * 8 * OSHTWTH。可编程后续脉冲占空比在首脉冲之后为了维持栅极电压需要一系列“维持脉冲”。这些脉冲的占空比可以通过PCCTL[CHPDUTY]位进行编程提供从12.5%到87.5%共7种选择。这允许工程师根据变压器的磁化特性进行优化在保证驱动能力的同时减少损耗。完全旁路如果应用不需要斩波例如使用光耦或容隔离驱动器可以通过PCCTL[CHPEN]位完全禁用该模块信号直通。3.3 波形生成过程与配置实例让我们设想一个场景驱动一个1700V的IGBT模块使用脉冲变压器隔离希望斩波频率为1MHz首脉冲要强一些以快速开通后续维持脉冲占空比50%以平衡损耗和驱动能力。SYSCLKOUT 100 MHz。计算斩波分频目标斩波频率f_chop 1 MHz。SYSCLKOUT频率f_sys 100 MHz。所需分频系数N f_sys / f_chop 100 MHz / 1 MHz 100。查看CHPFREQ位其分频选项是固定的几个值如1,2,3,4...通常达不到100。这意味着我们无法精确得到1MHz只能选择最接近的可行值。例如如果CHPFREQ选择/2则PSCLK 50 MHz选择/4则PSCLK 25 MHz。这里我们选择/4得到斩波频率为25MHz远高于1MHz。在实际中斩波频率通常在几百kHz到几MHz具体需根据变压器尺寸和驱动功率权衡。这里我们以/4为例即CHPFREQ 2假设值具体查手册。配置首脉冲宽度假设我们希望首脉冲宽度为200ns。T_sys 1 / 100MHz 10 ns。根据公式T_first_pulse T_sys * 8 * OSHTWTH。反推OSHTWTH T_first_pulse / (T_sys * 8) 200 ns / (10 ns * 8) 2.5。OSHTWTH是4位整数范围为1-16。我们取最接近的整数值3。代入验证T_first_pulse 10 ns * 8 * 3 240 ns。可以接受。配置后续脉冲占空比选择50%占空比。查看CHPDUTY位定义50%通常对应一个特定的编码值例如CHPDUTY4代表4/850%。需要查阅具体芯片手册。配置代码示例// 使能PWM斩波器 EPwm1Regs.PCCTL.bit.CHPEN 1; // 设置斩波时钟分频假设宏定义为 PC_CHP_FREQ_DIV_4 EPwm1Regs.PCCTL.bit.CHPFREQ PC_CHP_FREQ_DIV_4; // 设置首脉冲宽度对应OSHTWTH 3 EPwm1Regs.PCCTL.bit.OSHTWTH 3; // 设置后续维持脉冲占空比为50%假设宏定义为 PC_CHP_DUTY_50 EPwm1Regs.PCCTL.bit.CHPDUTY PC_CHP_DUTY_50;实操心得变压器设计与斩波参数的配合。斩波参数频率、首脉冲宽度、维持占空比必须与脉冲变压器的设计磁芯材料、匝比、饱和磁通协同设计。通常需要根据开关频率和隔离电压确定变压器尺寸和匝数。通过实验调整首脉冲宽度确保在各种工况下都能可靠开通器件。调整维持脉冲占空比在保证栅极电压稳定的前提下最小化变压器和驱动电路的损耗。过高的占空比可能导致变压器偏磁饱和过低则可能无法维持栅极电压。4. 故障保护TZ子模块系统的紧急制动按钮4.1 故障保护的必要性与核心机制在功率变换系统中过流、过压、过热等故障是致命的。软件检测再响应的方式往往太慢。ePWM的故障保护Trip-Zone TZ子模块提供了硬件级的、纳秒级响应的保护通道。它通过6个独立的TZ1~TZ6输入引脚低电平有效来接收外部故障信号通常来自比较器或驱动芯片的故障输出。一旦检测到故障ePWM模块可以在几个时钟周期内强制改变EPWMxA/B的输出状态将其拉高、拉低或置为高阻态从而立即关闭或保护功率器件。TZ模块支持两种关键的触发模式单次触发One-Shot Trip OST适用于严重的、不可自恢复的故障如短路、严重过流。一旦触发输出将被锁定在设定的安全状态如强制为低直到软件明确清除故障标志位TZCLR[OST]后PWM输出才能恢复。这需要人工干预或系统级复位。逐周期触发Cycle-By-Cycle Trip CBC适用于可自恢复的、需要限流的场景如电机启动时的瞬时过流。当故障发生时输出立即进入安全状态如强制为低但在当前PWM周期结束时TBCTR0如果故障信号已消失输出会自动恢复。这实现了每个PWM周期的动态限流保护。4.2 寄存器配置与动作映射TZ模块的配置主要涉及以下几个寄存器它们共同构建了一个灵活且强大的保护矩阵TZSELTrip-Zone选择寄存器决定本ePWM模块响应哪几个TZ输入引脚以及每个引脚是OST模式还是CBC模式。例如TZSEL[OSHT1]1表示TZ1引脚上的信号将作为本模块的一个OST事件源。TZCTLTrip-Zone控制寄存器定义当故障发生时EPWMxA和EPWMxB输出引脚应被强制为何种状态。这是保护动作的核心。TZCTL[TZA]: 控制EPWMxA的动作。TZCTL[TZB]: 控制EPWMxB的动作。动作选项2位00: 强制为高阻态Hi-Z。常用于直接关闭驱动让功率器件通过其内部或外部的下拉电阻关断。01: 强制为高电平。10: 强制为低电平。这是最常用的安全状态因为大多数功率器件的驱动逻辑是“高电平开通低电平关断”。强制为低能确保器件立即关断。11: 无动作。忽略此次故障可用于屏蔽某些不重要的故障源。TZEINT、TZFLG、TZCLR、TZFRC这些寄存器用于管理中断和标志位。TZEINT用于使能故障中断TZFLG指示发生了哪种故障OST或CBCTZCLR用于软件清除标志位TZFRC允许软件强制触发一个故障事件用于测试。4.3 典型保护场景配置示例假设我们有一个三相逆变器使用ePWM1、2、3分别控制U、V、W三相的上桥臂A输出和下桥臂B输出。我们设计以下保护策略TZ1引脚连接直流母线过流保护比较器输出任何一相过流都触发。此为严重故障需全局关断采用OST模式。TZ2引脚连接U相下桥臂的退饱和Desat保护或IGBT驱动芯片的故障输出采用CBC模式进行逐相限流。配置代码逻辑如下// ePWM1 (U相) 配置 EPwm1Regs.TZSEL.bit.OSHT1 1; // TZ1作为OST源 EPwm1Regs.TZSEL.bit.CBC2 1; // TZ2作为CBC源 // 当OST故障(TZ1)发生时强制两路输出为低安全关断 EPwm1Regs.TZCTL.bit.TZA TZ_FORCE_LO; // 宏定义通常为2 EPwm1Regs.TZCTL.bit.TZB TZ_FORCE_LO; // 当CBC故障(TZ2)发生时我们希望只关闭下桥臂EPWM1B以防止直通上桥臂EPWM1A可保持不变或也关闭。 // 这里选择关闭下桥臂上桥臂无动作但需注意上桥臂开通时下桥臂关断是常态此设置意在故障时确保下桥臂关断。 EPwm1Regs.TZCTL.bit.TZA TZ_NO_CHANGE; // 宏定义通常为3 EPwm1Regs.TZCTL.bit.TZB TZ_FORCE_LO; // 下桥臂强制拉低 // 使能TZ中断可选用于记录故障日志 EPwm1Regs.TZEINT.bit.OST 1; // 使能OST中断 EPwm1Regs.TZEINT.bit.CBC 1; // 使能CBC中断 // ePWM2 (V相), ePWM3 (W相) 配置类似TZ1都配置为OSTTZ2/TZ3等连接各自相的故障信号。关键安全设计原则默认安全状态TZCTL配置的输出强制状态必须是系统的“安全状态”。对于绝大多数桥式电路强制输出为低电平关断驱动是默认的安全状态。高阻态Hi-Z在某些设计中也可能被使用但需确保功率器件有可靠的下拉关断路径。异步保护TZ输入是异步的即使系统时钟丢失只要GPIO配置正确低电平故障信号依然能触发保护动作。这是硬件安全性的最后一道防线。信号滤波故障信号如电流采样可能含有噪声需要在外部硬件或GPIO内部数字滤波器中做适当滤波防止误触发。但滤波时间常数必须远小于功率器件的短路耐受时间通常10μs。4.4 故障处理流程与软件协同硬件保护动作是瞬间的但软件也需要知道发生了什么。中断服务程序ISR当使能了TZ中断后一旦故障发生CPU会进入相应的中断。在ISR中应首先读取TZFLG寄存器判断是OST还是CBC故障以及来自哪个TZ引脚。故障诊断与记录记录故障类型、时间戳、当时的运行参数电流、电压等这对于后续的产品维护和故障分析至关重要。清除标志与系统恢复对于CBC故障由于硬件会在每个PWM周期开始时自动清除条件如果故障已消失软件通常只需清除TZFLG[CBC]标志位即可。如果故障持续存在标志位会在清除后立即再次置起。对于OST故障这是一个锁存故障。软件必须在确认故障根本原因已排除例如检查了硬件、降低了指令电流后手动写入TZCLR[OST]1来清除标志位。在此之前PWM输出将一直被强制在安全状态。故障恢复策略简单的系统可能直接停机并等待复位。复杂的系统如伺服驱动器可能需要实现“自动重启”策略在OST故障后延迟一段时间然后尝试清除标志位并软启动。但必须非常谨慎避免在故障未消除时反复冲击系统。5. 高级应用多模块协同与系统级设计5.1 主从同步与相位控制在复杂拓扑如三相逆变器或交错并联LLC中多个ePWM模块需要精确同步并保持特定的相位关系。ePWM模块通过EPWMxSYNCI同步输入和EPWMxSYNCO同步输出引脚实现这一点。主模块通常将其SYNCO源设置为在CTRPRD周期匹配或CTRCMPB特定点时产生同步脉冲。它负责提供整个系统的同步时钟基准。从模块使能相位加载TBCTL[PHSEN]1并将其SYNCI连接到主模块的SYNCO。当检测到同步脉冲时从模块的计数器TBCTR会立即加载TBPHS相位寄存器中的值。通过为不同的从模块设置不同的TBPHS值可以实现精确的相位差控制。例如在三相逆变器中三个ePWM模块可设置为同频相位寄存器分别设置为0、120°、240°对应的计数值即可生成对称的三相SPWM波形。5.2 事件触发ET子模块与ADC协同高效的数字电源和电机控制离不开精准的采样。事件触发ET子模块允许ePWM在特定的时间点如计数器等于CMPA/CMPB时或周期点自动触发ADC开始转换实现“无延迟”的同步采样。配置SOCA/SOCB通过ETSEL[SOCASEL]选择触发ADC转换的事件源如CTRCMPA上升。通过ETPS[SOCAPRD]设置事件分频例如每个事件触发一次。与PIE中断配合ADC转换完成后会产生中断。在中断中读取ADC结果并用于下一个PWM周期的计算如电流环PI运算实现闭环控制。这种硬件自动触发的方式消除了软件触发的不确定延迟对于高带宽的控制环路至关重要。5.3 系统级安全联锁设计在实际系统中仅靠ePWM自身的TZ保护可能不够。一个健壮的系统往往采用多级保护硬件比较器级最快的保护纳秒级响应直接连接TZ引脚。用于过流、退饱和等致命故障。ePWM TZ级如上文所述提供可配置的硬件强制输出。软件保护级在ADC中断或PWM周期中断中实时计算电流、电压值。一旦发现异常立即通过软件修改CMPA/CMPB寄存器将占空比拉低至安全范围或直接触发软件强制TripTZFRC寄存器。看门狗与时钟安全确保CPU正常运行防止程序跑飞。C2000的时钟安全模块可以在时钟失效时触发全局安全关断。将ePWM的DB、PC、TZ、ET等子模块与ADC、比较器、GPIO等外设有机结合并辅以严谨的软件设计才能构建出一个既高性能又高可靠性的电力电子控制系统。这其中的每一个细节都源于对硬件机制的深刻理解和对实际工程问题的反复锤炼。
