1. PLL、Prescaler、PFD的作用分别是什么PLL锁存器PLL 是一个硬件模块其核心作用是将外部输入的低频时钟如 i.MX6ULL 的 24MHz 晶振倍频成芯片内部所需的高频时钟。PFD相位分数分频器PFD 不是一个独立模块它依附于特定的 PLL如 PLL2 和 PLL3。其作用是对 PLL 的输出频率进行调整。可以倍频/分频。Prescaler预分频器Prescaler 是一个通用的分频器其作用是在 PLL 或 PFD 产生的高频时钟基础上对其进行整数分频以产生更低、更精确的频率。2. SOC时钟配置你做了哪些工作IMX6ULL时钟树1. 配置ARM时钟 528MHZARM时钟配置首先需要让ARM内核工作在24MHZ避免ARM内核故障。1.先选择osc_clk让step_clk为24MZH(CCSR:step_sel)2.在将PLL1的输出改为step_clk让arm暂时共工作在24MHZ(CCSR:pll1_sw_clk_sel)3.配置PLL为1056注意设置倍频因子之前先把PLL之后的二分频设置好。4.最后改为PLL1_main_示例代码unsigned int t; //1.ARM时钟 CCSR:step_cel位清0 CCM-CCSR ~(1 8); //PLL1_Sw_clk_select:step_sel位置为1让arm暂时工作在24Mhz时钟下 CCM-CCSR | (1 2); t CCM_ANALOG -PLL_ARM; t ~(0x1114); t | (113); //先清0 t ~(0x7F0); t | (880); CCM_ANALOG -PLL_ARM t; //2分频 CCM-CACRR | (10); //再切换为PPL1输出 CCM-CCSR ~(1 2);2. 配置8个PFD时钟PLL2和PLL3的输出频率是固定的所以需要通过PFD配置时钟。PLL2的输出固定的528MHZ4个PFD的输出频率为├─► [PLL2] ──► 528_PLL ──┬─► PFD0 ──► 352MHz │ ├─► PFD1 ──► 594MHz │ ├─► PFD2 ──► 396MHz │ └─► PFD3 ──► 528MHz通过CCM_ANALOG-PFD_528寄存器来配置PLL3的输出固定的480MHZ4个PFD的输出频率为├─► [PLL3] ──► 480_PLL ──┬─► PFD0 ──► 720MHz │ ├─► PFD1 ──► 540MHz │ ├─► PFD2 ──► 508.2MHz │ └─► PFD3 ──► 454.7MHz通过CCM_ANALOG-PFD_480流程大致相同但倍频因子计算公式不同示例代码如下t CCM_ANALOG-PFD_528; //清零 t ~((0x3F0)|(0x3F8)|(0x3F16)|(0x3F24)); t ~((17)|(115)|(123)|(131)); t | (270)|(248)|(2416)|(3224); CCM_ANALOG-PFD_528 t; //3.PLL3PDF0、PDF1、PDF2、PDF3() t CCM_ANALOG-PFD_480; //清零 t ~((0x3F0)|(0x3F8)|(0x3F16)|(0x3F24)); t ~((17)|(115)|(123)|(131)); t | (120)|(188)|(1716)|(1924); CCM_ANALOG-PFD_480 t;3. 配置3个根时钟(PERCLK_ROOT、AHB_CLK_ROOT、IPG_CLK_ROOT )根时钟默认频率主要用途时钟源寄存器PERCLK_ROOT75MHzGPT 定时器、I2C、PWM 等OSC24M 或 IPG_CLKCCM_CBCMR1AHB_CLK_ROOT132MHzAHB 总线DDR、USB 等PLL2 / PERIPH_CLKCCM_CBCDRIPG_CLK_ROOT66MHzAPB 外设UART、GPIO 等AHB_CLK / 2CCM_CBCMR示例代码/* 配置 3 个根时钟 */ void clock_init_root(void) { /* 1. 配置 AHB_CLK_ROOT 132MHz */ /* 时钟源PLL2528MHz/ 4 132MHz */ CCM_CBCDR ~(0x07 25); // 清除 PERIPH_CLK_SEL CCM_CBCDR ~(0x07 10); // 清除 AHB_PODF CCM_CBCDR | (0x03 10); // AHB_PODF 3528/4 132MHz /* 2. 配置 IPG_CLK_ROOT 66MHz */ /* IPG_CLK AHB_CLK / 2 132/2 66MHz */ CCM_CBCDR ~(0x03 8); // 清除 IPG_PODF CCM_CBCDR | (0x01 8); // IPG_PODF 1132/2 66MHz /* 3. 配置 PERCLK_ROOT 75MHz */ /* 时钟源OSC24MPERCLK_PODF 不分频 */ /* 或者时钟源IPG_CLK66MHz */ CCM_CSCMR1 ~(1 6); // PERCLK_CLK_SEL 0使用 IPG_CLK CCM_CSCMR1 ~(0x3F 0); // PERCLK_PODF 0不分频 }3. GIC支持多少个优先级IMX6ULL中支持多少个优先级GIC V2架构优先级寄存器为 8 位最多支持256个优先级优先级数值越小优先级越高。i.MX6ULL 搭载的 Cortex-A7 内核集成 GIC v2硬件仅实现了优先级寄存器的高 5 位bit7~bit3低 3 位无效因此实际支持32 个优先级2^532。可通过 GICC_BPR 寄存器配置优先级分组划分抢占优先级与子优先级的位宽。
1. PLL、Prescaler、PFD的作用分别是什么PLL锁存器PLL 是一个硬件模块其核心作用是将外部输入的低频时钟如 i.MX6ULL 的 24MHz 晶振倍频成芯片内部所需的高频时钟。PFD相位分数分频器PFD 不是一个独立模块它依附于特定的 PLL如 PLL2 和 PLL3。其作用是对 PLL 的输出频率进行调整。可以倍频/分频。Prescaler预分频器Prescaler 是一个通用的分频器其作用是在 PLL 或 PFD 产生的高频时钟基础上对其进行整数分频以产生更低、更精确的频率。2. SOC时钟配置你做了哪些工作IMX6ULL时钟树1. 配置ARM时钟 528MHZARM时钟配置首先需要让ARM内核工作在24MHZ避免ARM内核故障。1.先选择osc_clk让step_clk为24MZH(CCSR:step_sel)2.在将PLL1的输出改为step_clk让arm暂时共工作在24MHZ(CCSR:pll1_sw_clk_sel)3.配置PLL为1056注意设置倍频因子之前先把PLL之后的二分频设置好。4.最后改为PLL1_main_示例代码unsigned int t; //1.ARM时钟 CCSR:step_cel位清0 CCM-CCSR ~(1 8); //PLL1_Sw_clk_select:step_sel位置为1让arm暂时工作在24Mhz时钟下 CCM-CCSR | (1 2); t CCM_ANALOG -PLL_ARM; t ~(0x1114); t | (113); //先清0 t ~(0x7F0); t | (880); CCM_ANALOG -PLL_ARM t; //2分频 CCM-CACRR | (10); //再切换为PPL1输出 CCM-CCSR ~(1 2);2. 配置8个PFD时钟PLL2和PLL3的输出频率是固定的所以需要通过PFD配置时钟。PLL2的输出固定的528MHZ4个PFD的输出频率为├─► [PLL2] ──► 528_PLL ──┬─► PFD0 ──► 352MHz │ ├─► PFD1 ──► 594MHz │ ├─► PFD2 ──► 396MHz │ └─► PFD3 ──► 528MHz通过CCM_ANALOG-PFD_528寄存器来配置PLL3的输出固定的480MHZ4个PFD的输出频率为├─► [PLL3] ──► 480_PLL ──┬─► PFD0 ──► 720MHz │ ├─► PFD1 ──► 540MHz │ ├─► PFD2 ──► 508.2MHz │ └─► PFD3 ──► 454.7MHz通过CCM_ANALOG-PFD_480流程大致相同但倍频因子计算公式不同示例代码如下t CCM_ANALOG-PFD_528; //清零 t ~((0x3F0)|(0x3F8)|(0x3F16)|(0x3F24)); t ~((17)|(115)|(123)|(131)); t | (270)|(248)|(2416)|(3224); CCM_ANALOG-PFD_528 t; //3.PLL3PDF0、PDF1、PDF2、PDF3() t CCM_ANALOG-PFD_480; //清零 t ~((0x3F0)|(0x3F8)|(0x3F16)|(0x3F24)); t ~((17)|(115)|(123)|(131)); t | (120)|(188)|(1716)|(1924); CCM_ANALOG-PFD_480 t;3. 配置3个根时钟(PERCLK_ROOT、AHB_CLK_ROOT、IPG_CLK_ROOT )根时钟默认频率主要用途时钟源寄存器PERCLK_ROOT75MHzGPT 定时器、I2C、PWM 等OSC24M 或 IPG_CLKCCM_CBCMR1AHB_CLK_ROOT132MHzAHB 总线DDR、USB 等PLL2 / PERIPH_CLKCCM_CBCDRIPG_CLK_ROOT66MHzAPB 外设UART、GPIO 等AHB_CLK / 2CCM_CBCMR示例代码/* 配置 3 个根时钟 */ void clock_init_root(void) { /* 1. 配置 AHB_CLK_ROOT 132MHz */ /* 时钟源PLL2528MHz/ 4 132MHz */ CCM_CBCDR ~(0x07 25); // 清除 PERIPH_CLK_SEL CCM_CBCDR ~(0x07 10); // 清除 AHB_PODF CCM_CBCDR | (0x03 10); // AHB_PODF 3528/4 132MHz /* 2. 配置 IPG_CLK_ROOT 66MHz */ /* IPG_CLK AHB_CLK / 2 132/2 66MHz */ CCM_CBCDR ~(0x03 8); // 清除 IPG_PODF CCM_CBCDR | (0x01 8); // IPG_PODF 1132/2 66MHz /* 3. 配置 PERCLK_ROOT 75MHz */ /* 时钟源OSC24MPERCLK_PODF 不分频 */ /* 或者时钟源IPG_CLK66MHz */ CCM_CSCMR1 ~(1 6); // PERCLK_CLK_SEL 0使用 IPG_CLK CCM_CSCMR1 ~(0x3F 0); // PERCLK_PODF 0不分频 }3. GIC支持多少个优先级IMX6ULL中支持多少个优先级GIC V2架构优先级寄存器为 8 位最多支持256个优先级优先级数值越小优先级越高。i.MX6ULL 搭载的 Cortex-A7 内核集成 GIC v2硬件仅实现了优先级寄存器的高 5 位bit7~bit3低 3 位无效因此实际支持32 个优先级2^532。可通过 GICC_BPR 寄存器配置优先级分组划分抢占优先级与子优先级的位宽。
