723信号完整性与电源完整性读书小结

串扰3. 被干扰的线两头受到的“伤害”是不一样的均匀传输线平坦的高速公路指的是电路板PCB上那些规规矩矩、平平整整的印刷线路。电路板上绝大多数的走线都属于这种这也是最常见的串扰发生地。非均匀传输线复杂的立交桥/关卡指的是线路结构突然发生变化的地方比如插头、插座接插件或者芯片的外壳引脚封装。这些地方“路况”复杂信号走到这里容易发生变化从而干扰到邻居。2. 干扰的“两大元凶”势均力敌在设计得很规范的高速电路板上专业叫“可控阻抗传输线”信号线的下方或旁边通常会铺设一大片完整的铜箔作为信号回家的路均匀返回路径。在这种良好的路况下导致两根线互相干扰的两种隐形物理力量“容性耦合”可以简单理解为电场、类似静电的相互影响和“感性耦合”可以理解为磁场的相互影响它俩的捣乱能力是大概相等的。假设有一根线正在疯狂传输高速信号干扰源旁边有一根原本没有信号、安静待着的线受害者文字里叫“静态线”。虽然上面说电场和磁场的破坏力大致相等但这两种力量叠加在“受害线”上时在受害线的两端表现出来的结果是截然不同的。近端靠近干扰源发送信号的那一头这两种干扰力往往会以一种方式叠加通常是相加导致这头测出来的干扰波形是一个样。远端靠近干扰源接收信号的那一头这两种干扰力会以另一种方式叠加很多时候会互相抵消一部分导致测出来的干扰波形完全是另一个样。2. 这个破坏王有很多“马甲”当这种由磁场引起的感性干扰占据绝对主导地位时它在工程界有很多个如雷贯耳的名字1. 理想的“宽阔大路” vs 糟糕的“独木桥”最完美的防干扰路况信号在电路板上跑发出去之后必须得有“回路”流回来就像电路必须闭合一样。如果这个回家之路是一整块宽阔、平整的铜皮均匀平面信号们就能平稳返回互不干扰此时的串扰是最低的。路况突变挤独木桥但是信号总要经过一些“关卡”比如电路板上的插座、排线插头接插件。在这些地方宽阔的大马路消失了很多根信号线往往被迫共用一根细细的金属引脚作为“回家的路”。后果一旦被迫挤独木桥上一问提到的“电场干扰容性”和“磁场干扰感性”势均力敌的局面就被打破了。此时磁场干扰感性耦合噪声会急剧飙升远远超过电场干扰。开关噪声、$\Delta I$ 噪声、$dI-dt$ 噪声。地弹Ground Bounce。同时开关噪声SSN或同时开关输出SSO噪声。虽然名字五花八门但它们的罪魁祸首都是同一个——耦合电感互感也就是挤在一起的电流产生了强烈的磁场互相产生了严重的电磁破坏。3. 这些“连环追尾”最容易在哪里发生高发地段接插件插头插座、芯片封装外壳引脚、过孔电路板上下层打的连接洞。共同特点是它们都无法提供大面积的平面给电流当回路。“地弹”到底是怎么弹起来的您可以想象一下芯片在工作时可能瞬间有几十个信号同时输出同时开关这就瞬间产生了几十股返回电流。当这几十股电流同时挤向同一根细细的接地引脚时返回电流重叠瞬间产生的强大磁场会让原本应该安安静静保持在 0 伏特的“地线”电压突然像弹簧一样剧烈跳动起来。这就是“地弹”它会对整个芯片的信号质量造成毁灭性的打击。轨道塌陷噪声如果把芯片供电网络想象成一个“城市自来水供水系统”这组图里的知识可以这样通俗地拆解1. 什么是“轨道塌陷噪声”水压突然降低简单来说这个问题不仅发生在信号传输中更是给芯片供电的“电源和地线网络”里的致命难题。现象当芯片内部的开关瞬间集体动作时会发生状态翻转从而突然抽取大量的电流。原因供电线路上是存在物理阻力阻抗的这种突然的巨大电流流过阻抗时会直接导致供电轨道上产生电压降塌陷和电压尖峰。这就像大夏天全城人同时开水龙头你家的水压会瞬间变小一样。2. 为什么它很致命芯片会“手抖”这种供电电压的不稳定会波及到信号线造成误触发或者误码最典型的危害是引起“抖动”。芯片内部开关门电路的工作速度和电压息息相关。当塌陷噪声让电压变高时开关动作就变快电压变低时开关动作就变慢。这种“忽快忽慢”的供电会导致时钟和数据信号的边缘变得参差不齐这就是信号“抖动”的主要源头。现在的高端处理器芯片上集成了越来越多的门电路并且切换速度越来越快这意味着在极短的时间内会产生极大的开关电流。与此同时为了降低功耗发热芯片的供电电压正变得越来越低。双重打击电压本来就低能容忍的噪声波动余地就极小加上电流又巨大任何一点阻抗带来的电压降都会变成极其严重的问题。3. 为什么现在的芯片越来越怕这个问题这是一个被时代逼出来的难题现在的高端处理器芯片上集成了越来越多的门电路并且切换速度越来越快这意味着在极短的时间内会产生极大的开关电流。与此同时为了降低功耗发热芯片的供电电压正变得越来越低。双重打击电压本来就低能容忍的噪声波动余地就极小加上电流又巨大任何一点阻抗带来的电压降都会变成极其严重的问题。4. 工程师的终极解法打造“低阻抗”供电网络为了不让电压在半路上被阻抗消耗掉最佳的设计方法就是把电源分配网络设计成“低阻抗”的。这也是图 1.10 中展示的趋势对低阻抗的要求正变得越来越苛刻。为了实现这种低阻抗工程师们想出了很多方法小结加装“备用水塔”去耦电容在芯片内部片内去耦、封装外壳上封装去耦以及电路板上加装多个低电感的电容器就近给芯片补水。优化物理结构安排多个很短的电源引脚和地引脚。使用黑科技材料让电路板里的电源层和地层尽可能紧密贴近中间的绝缘介质越薄越好。例如 3M 公司研发的 C-Ply 创新材料厚度仅有 8 微米介电常数高达 20极大地减小了阻抗。1. 信号完整性问题关心的是用什么样的物理互连线才能确保芯片输出信号的原始质量。2.信号完整性问题一般分为6种单一网络的信号质最、损耗引起上升边退化、相邻网络之间的串扰、地弹和电源弹、轨道塌陷和电磁干扰。3.随着上升边的减小或时钟频率的提高各种信号完整性问题变得更严重并且更难以解决。4.由于晶体管越来越小它们的上升边越来越短信号完整性巳成为越来越大的问题这是不可避免的。5. 为了发现、修正和防止信号完整性问题必须将物理设计转化为等效的电路模型并用这个模型仿真出波形 以便在制造产品之前预估其性能。6.可以使用3种级别的分析来计算电气影响经验法则、解析近似和数值仿真这些分析可以应用于建模和仿真。7.测量无源元件和互连线的电气特性的仪器一般有3种阻抗分析仪、网络分析仪和时域反射计。8. 这些仪器对减小设计风险、提高建模和仿真过程精确度的可信度起着重要作用。9. 理解这6种信号完整性问题可以得出消除这些问题的最重要的方法。 图1.28总结了这6种信号完整性问题的一般解决方法。