1. 项目概述CC27xx LGPT模块的深度探索在嵌入式系统开发尤其是电机控制、电源管理和精密测量领域一个灵活且功能强大的定时器外设往往是项目成败的关键。德州仪器TICC27xx系列无线微控制器内置的通用定时器LGPT模块正是这样一个集大成者。它远不止是一个简单的计数器而是一个集成了PWM生成、正交解码、输入捕获、多机同步、DMA联动以及故障保护等高级功能的硬件引擎。对于从事电机驱动、无人机飞控、机器人关节控制或者需要精确时序生成与测量的工程师来说透彻理解LGPT的工作原理和配置技巧意味着能将大量实时性要求苛刻的任务从CPU中解放出来实现更高效、更可靠的系统设计。我最初接触LGPT是在一个无刷直流电机BLDC的无感FOC控制项目中。当时面临的核心挑战是如何在有限的CPU资源下同时生成6路高精度、带死区的互补PWM波并实时捕获来自编码器的正交信号来计算转子位置和速度。尝试用软件模拟不仅代码臃肿实时性也难以保证。深入研究LGPT后我发现它几乎是为这类应用量身定做的硬件级的PWM生成、死区插入、正交解码以及灵活的触发联动让CPU只需在关键时刻如换相点进行干预大大降低了系统负载和中断延迟。本文将结合官方手册的核心内容和我个人的实战经验为你拆解LGPT的每一个关键特性从基础原理到高级应用手把手带你掌握这颗“瑞士军刀”般的定时器。2. LGPT核心架构与工作模式解析要驾驭LGPT首先得理解它的“心脏”和“四肢”。其核心是一个可编程的计数器CNTR以及围绕它构建的多个捕获/比较通道。但LGPT的巧妙之处在于它将简单的计数与复杂的输出控制、事件响应深度融合形成了多种高度可配置的工作模式。2.1 计数器与时钟系统一切时序的基准LGPT的计数器是其所有功能的基石。计数器的行为由CTL.MODE寄存器控制主要支持以下几种模式单次向上计数UP_ONCE计数器从0开始递增达到TGT目标值后停止并自动禁用。适用于需要精确单次延时或触发的场景。周期性向上计数UP_PER计数器从0递增至TGT然后自动复位到0循环往复。这是生成边沿对齐PWM的经典模式。PWM周期由(TGT 1) * 定时器时钟周期决定。周期性向上-向下计数UPDWN_PER计数器从0递增至TGT再递减回0如此循环。这是生成中心对齐PWM的模式能有效减少谐波干扰常用于电机驱动和音频应用。PWM周期为(TGT * 2) * 定时器时钟周期。正交解码模式QDEC在此模式下计数器不再由内部时钟驱动而是变身为一个双向计数器其计数值由外部输入的A相PHA、B相PHB正交信号的边沿变化决定用于直接读取增量式编码器的位置信息。计数器的“心跳”——定时器时钟由PRECFG寄存器配置。PRECFG.TICKSRC选择时钟源系统时钟或外部TICKEN信号PRECFG.TICKDIV则是一个分频器。最终的定时器时钟频率计算公式为F_timer F_source / (TICKDIV 1)。这里有一个关键细节TICKDIV是一个8位寄存器最大分频值为256这意味着即使系统时钟高达48MHz你也能通过分频获得低至187.5kHz的定时器时钟以满足低速PWM或长时间定时的需求。2.2 通道的魔力捕获、比较与输出动作每个LGPT模块拥有多个通道CC27xx上常见为3个。每个通道都像是一个独立的“智能单元”通过CnCFG寄存器n为通道号进行配置其核心是CCACT捕获-比较动作字段。这个4位字段定义了多达15种不同的行为模式是LGPT灵活性的核心体现。我们可以将其分为几大类一次性动作CCACT 0x1~0x7在发生一次特定事件捕获或比较后通道自动禁用。例如SET_ON_CAPT_DIS捕获后置位输出并禁用常用于测量单次脉冲宽度。周期性动作CCACT 0x9~0xF持续响应事件是生成PWM和周期性信号的主力。SET_ON_ZERO_TOG_ON_CMPCCACT0xB这是生成边沿对齐PWM的标准配置。计数器从0开始SET_ON_ZERO在计数值等于通道比较值CnCC时翻转输出TOG_ON_CMP。占空比计算公式为Duty CnCC / (TGT 1)。当CnCC为0时输出常低大于TGT时输出常高。CLR_ON_ZERO_TOG_ON_CMPCCACT0xA这是生成中心对齐PWM的标准配置。计数器在0时清零输出在计数值等于CnCC时翻转输出。占空比计算公式为Duty 1 - (CnCC / TGT)当CnCC TGT。这种模式下PWM脉冲关于周期中心对称。测量模式CCACT 0x8PER_PULSE_WIDTH_MEAS是一个强大的功能可以连续自动测量输入信号的周期和脉宽。通道会在每个信号周期结束时将周期值存入CnCC将脉宽高电平或低电平时间由EDGE配置决定存入PCnCC并产生中断。这完全由硬件完成极大简化了频率计、转速计等应用的开发。通道输出控制每个通道可以独立控制多个物理输出引脚OUT0, OUT1, OUT2。通过CnCFG.OUTx位使能。这意味着你可以用一个通道的同一个比较事件同时驱动多个引脚产生同步的PWM信号非常适合需要多路同步输出的场景。2.3 管道寄存器PCnCC/PTGT实现无抖动PWM的关键在动态调整PWM参数如调光、调速时如果直接写入当前周期正在使用的比较值寄存器CnCC或周期寄存器TGT可能会导致当前周期的PWM波形出现毛刺或宽度异常即“抖动”。LGPT通过引入管道寄存器Pipeline RegistersPCnCC和PTGT完美解决了这个问题。其工作原理是当你需要更新下一个PWM周期的比较值或周期值时不要直接写CnCC或TGT而是写入对应的管道寄存器PCnCC或PTGT。硬件会在当前PWM周期结束计数器归零的瞬间自动将管道寄存器中的值加载到工作寄存器CnCC/TGT中。这样PWM参数的更新严格发生在周期边界确保了输出波形的平滑和稳定实现了所谓的“相位校正PWM”。重要区别PCnCC/PTGT和CnCC/TGT这两组寄存器功能类似但有一个关键行为差异读写CnCC或TGT寄存器会自动清除对应的中断标志RIS.CnCC, RIS.ZERO, RIS.TGT而读写管道寄存器PCnCC/PTGT则不会。在同时使用中断和DMA进行频繁参数更新的复杂应用中这个区别至关重要需要仔细设计访问策略以避免意外清除未处理的中断。3. 核心功能实战从PWM生成到正交解码理解了架构我们进入实战环节。LGPT最常用的两大功能就是PWM生成和正交解码它们是电机控制的两大支柱。3.1 生成高精度PWM波形边沿对齐 vs. 中心对齐场景我们需要在CC27xx的一个IO引脚上生成一个频率为10kHz占空比为30%的PWM波。步骤分解与计算确定定时器时钟假设使用48MHz系统时钟作为源为了获得合适的计数器范围和分辨率我们选择不分频即PRECFG.TICKDIV 0定时器时钟F_timer 48MHz。计算目标值TGT对于边沿对齐PWMUP_PER模式周期T_period (TGT 1) / F_timer。我们需要10kHz即T_period 100us。因此TGT F_timer * T_period - 1 48,000,000 * 0.0001 - 1 4799。计算比较值C0CC占空比Duty C0CC / (TGT 1) 30%。因此C0CC (TGT 1) * Duty 4800 * 0.3 1440。配置寄存器// 1. 配置预分频器定时器时钟 48MHz LGPT0.PRECFG.TICKSRC 0; // 系统时钟 LGPT0.PRECFG.TICKDIV 0; // 不分频 // 2. 设置PWM周期 (TGT) 和占空比 (C0CC) LGPT0.TGT 4799; // 写入目标寄存器 LGPT0.C0CC 1440; // 写入通道0比较寄存器 // 3. 配置通道0为边沿对齐PWM模式并启用输出0 LGPT0.C0CFG.CCACT 0xB; // SET_ON_ZERO_TOG_ON_CMP (边沿对齐PWM) LGPT0.C0CFG.OUT0 1; // 通道0控制输出0 // 4. 启动定时器为周期性向上计数模式 LGPT0.CTL.MODE 2; // UP_PER中心对齐PWM配置差异若需中心对齐PWM则需将定时器模式改为UPDWN_PERCTL.MODE3并将通道动作改为CLR_ON_ZERO_TOG_ON_CMPCCACT0xA。此时占空比计算方式变为Duty 1 - (C0CC / TGT)因此C0CC应设置为TGT * (1 - Duty) 4799 * 0.7 3359取整。实操心得在计算TGT和CnCC时务必注意寄存器的位宽例如16位确保计算值不超过65535。对于非常低频率的PWM可能需要使用较大的TICKDIV分频。另外在电机驱动等对实时性要求高的场景务必使用管道寄存器PC0CC和PTGT来更新占空比和频率以避免PWM抖动。你可以在中断服务程序或DMA传输中更新这些管道寄存器。3.2 正交解码QDEC模式详解与应用正交解码是连接物理世界电机旋转和数字世界位置计数的桥梁。增量式编码器输出的A、B两相信号相位差90度LGPT的QDEC模式能硬件解码这种信号直接得到位置和方向。配置步骤信号输入配置将编码器的A相接至LGPT的通道0输入作为PHAB相接至通道1输入作为PHB。索引信号Z相可选接至通道2。LGPT0.C0CFG.INPUT 1; // 通道0输入来自IOC (PHA) LGPT0.C0CFG.EDGE 3; // 在双沿触发 LGPT0.C1CFG.INPUT 1; // 通道1输入来自IOC (PHB) LGPT0.C1CFG.EDGE 3; // 在双沿触发 // 如果使用索引信号 LGPT0.C2CFG.INPUT 1; // 通道2输入来自IOC (IDX) LGPT0.C2CFG.EDGE 1; // 在上升沿触发通常索引信号是单脉冲设置采样率QDEC逻辑需要对输入信号进行采样。采样率通过PRECFG配置必须远高于编码器信号的最大预期频率通常至少4-10倍以避免错过边沿。例如如果编码器最高转速对应信号频率为100kHz则采样时钟至少需要400kHz-1MHz。// 使用系统时钟48MHz分频得到1.2MHz采样时钟 LGPT0.PRECFG.TICKSRC 0; LGPT0.PRECFG.TICKDIV 39; // 48MHz / (391) 1.2MHz可选配置输入滤波如果编码器信号有抖动可以使用CHFILT寄存器配置数字滤波器要求输入信号稳定LOAD1个采样周期后才被确认。可选使能中断可以通过IMASK寄存器使能方向改变(DIRCHNG)、计数器改变(CNTRCHNG)、双转换(DBLTRANS指示采样率不足)等中断以便软件及时响应。启动QDEC模式LGPT0.CTL.MODE 4; // QDEC mode启动后CNTR寄存器就会随着编码器的正反转自动增减。你可以随时读取CNTR来获取当前位置读取QDECSTAT.QDIR来获取当前方向。注意事项双转换中断DBLTRANS是一个重要的诊断工具。如果使能后频繁触发说明你的采样率相对于编码器信号变化太慢可能丢失计数。必须提高采样时钟频率或降低编码器最大转速。此外CNTR是一个有符号计数器在QDEC模式下你可以通过写入CNTR来设置初始位置值。4. 高级功能与系统集成LGPT的强大不仅在于独立工作更在于它能与MCU内部其他模块无缝协作构建自动化程度更高的系统。4.1 多定时器同步在需要多个PWM通道严格同步如三相逆变器的场景可以使用STARTCFG寄存器将LGPT1、LGPT2等从定时器与主定时器LGPT0同步。配置从定时器为某种SYNC模式如SYNC_UP_PER。将从定时器的STARTCFG寄存器设置为与LGPT0同步。当主定时器LGPT0启动CTL.MODE从SYNC模式切换到活动模式如UP_PER时所有配置好的从定时器将同时开始计数确保所有PWM输出相位对齐。4.2 与DMA和ADC的联动这是实现“零CPU开销”数据采集或控制的关键。DMA联动通过配置DMA.REQ寄存器可以指定在特定事件如计数器归零RIS.ZERO时触发DMA请求。DMA可以自动将一组预定义的数据如下一个PWM周期的所有通道比较值从内存搬运到LGPT的管道寄存器DMARW中。这在实现复杂PWM序列如SVPWM或实时更新多个通道占空比时极其高效。// 示例设置在ZERO事件时触发DMA自动更新PTGT, PC0CC, PC1CC LGPT0.DMA.REQ 2; // REQ2 对应 RIS.ZERO LGPT0.DMA.RWADDR 63; // PTGT寄存器地址偏移为 0xFC 63*4 0xFC LGPT0.DMA.RWCNTR 2; // 总共更新3个寄存器 (PTGT, PC0CC, PC1CC) // DMA外设需要配置为当LGPT0发出请求时执行一次3个字的传输目标地址为LGPT0.DMARWADC触发通过ADCTRG.SRC配置可以在特定定时器事件如比较匹配RIS.CnCC时自动触发ADC转换。这对于电机控制中的电流采样至关重要可以确保在PWM周期的特定点通常是占空比中点或周期末尾进行同步采样消除PWM开关噪声对采样结果的影响。4.3 故障输入与死区插入电机驱动的安全卫士对于驱动电机等可能短路的负载安全保护是必须的。故障输入FaultLGPT的通道0可以被配置为故障输入。当外部故障信号如过流保护电路的输出有效时可以立即IMMEDIATE模式或在当前PWM周期结束时ZEROCOND模式强制停止定时器所有输出并将输出置于安全状态通过PARK寄存器配置。这为系统提供了硬件级的快速保护。死区插入Deadband驱动半桥或全桥电路时必须防止上下管同时导通直通。LGPT的硬件死区功能可以为互补的PWM输出对如IO0和IO_C0自动插入一段可控的延迟时间。通过DBDLY.RISEDLY和DBDLY.FALLDLY分别设置上升沿和下降沿的延迟确保在一个管子关闭后另一个管子延迟一段时间再打开。BLDC电机控制示例整合 在一个典型的六步方波控制BLDC驱动中你会用到LGPT的以下功能使用一个LGPT通道生成基础的PWM载波控制速度。使用该PWM的周期或过零中断作为换相时间基准。在中断服务程序中根据转子位置可能来自霍尔传感器或反电动势检测通过IOCTL寄存器直接改变另外三个通道的输出状态高、低、高阻或PWM形成六步换相序列。为每个半桥的互补PWM输出使能死区插入。将过流信号连接到故障输入引脚配置为IMMEDIATE模式并设置PARK状态将所有输出置为安全电平通常全低。5. 寄存器精讲与配置陷阱避坑官方手册提供了完整的寄存器描述但有些细节只有在实际调试中才会遇到。这里分享几个关键寄存器的深度理解和常见“坑点”。5.1 通道配置寄存器CnCFG的隐秘角落CCACT切换的时序要求手册明确指出当定时器已在运行CTL.MODE ! DIS时如果要更改通道的CCACT配置尤其是切换到捕获模式必须遵循特定序列先将EDGE设为NONE再配置CCACT等待至少3个系统时钟周期最后设置EDGE。不遵守此序列可能导致虚假的捕获事件。这是因为内部的边沿检测电路可能存有旧状态需要被清空Flush。输出使能位OUTx的副作用当CCACT配置为一次性动作0x1~0x7时在捕获或比较事件发生后该通道会使能的输出会自动清零。如果你希望输出保持状态需要使用周期性动作模式。5.2 中断系统的“双生”寄存器与DMA的协同LGPT的中断系统清晰但需小心处理RIS原始中断状态无论是否屏蔽事件发生即置位。MIS屏蔽后的中断状态只有IMASK中使能的位对应的RIS事件才会出现在MIS中。ICLR写1清除对应的RIS和MIS位。关键陷阱如前所述读写CnCC/TGT寄存器会附带清除对应中断标志。这在同时使用中断和DMA更新参数时可能导致问题。例如你配置了在RIS.ZERO中断中更新PTGT同时又配置了DMA在RIS.ZERO时自动更新PC0CC。如果中断服务程序ISR读取了TGT来检查值这个读操作会清除RIS.ZERO标志如果DMA操作稍晚于ISR中的读操作DMA请求可能因为标志已被清除而无法产生。解决方案在ISR中使用TGTNC和CnCCNCNo Clear寄存器来读取值避免意外清除中断。让DMA更新管道寄存器PTGTNC,PCnCCNC并在ISR中仅处理逻辑不访问会清标志的寄存器。或者完全由DMA负责参数更新ISR仅用于监控或更上层的逻辑这样更高效。5.3 输入滤波CHFILT的配置公式通道输入滤波器用于消除信号毛刺。其规则是输入信号必须保持稳定至少LOAD 1个滤波器时钟周期变化才会被传递。 滤波器时钟由CHFILT.MODE选择可以是系统时钟、定时器时钟等。重要约束手册给出了一个必须满足的不等式(滤波器时钟周期) * (CHFILT.LOAD) 定时器时钟周期。为什么假设定时器在向上计数模式下每个定时器时钟周期计数器加1。如果滤波器窗口时间LOAD1个滤波时钟小于或等于定时器时钟周期那么一个快速的脉冲短于一个定时器时钟可能被滤波器滤掉但它的边沿仍可能落在两个定时器采样点之间导致捕获事件完全丢失。因此滤波器窗口必须大于定时器计数周期以确保任何能通过滤波器的信号边沿都能被定时器时钟至少采样到一次。6. 调试技巧与常见问题排查即使理解了所有原理调试阶段也常会遇到问题。以下是一些实战中总结的排查思路问题1PWM没有输出或输出不正确。检查时钟确认PRECFG配置正确定时器是否真的在运行读取CNTR寄存器看它是否在变化。检查模式CTL.MODE是否已设置为非DIS模式如2或3检查通道配置CnCFG.CCACT是否正确CnCFG.OUTx是否已使能对应输出检查IO复用确认该LGPT的输出引脚已通过IOCONFIG正确映射到物理GPIO并且GPIO方向已设置为输出。检查输出覆盖OUTCTL寄存器可以手动置位/清零输出优先级高于通道自动控制。确保你没有意外地通过OUTCTL锁定了输出状态。问题2正交解码计数不准有漏计或跳变。首要怀疑采样率使用示波器测量编码器A/B相信号的实际最高频率。确保PRECFG配置的定时器时钟即QDEC采样时钟频率至少是信号最高频率的4倍推荐8-10倍以上。检查QDECSTAT.DBLTRANS标志如果此标志被置位说明发生了“双转换”即在一个采样周期内检测到A、B相都发生了变化这是采样率不足的明确证据。启用输入滤波如果信号有抖动适当配置CHFILT。但要注意上述的滤波窗口约束。检查接线和电源编码器信号是否受到噪声干扰电源是否稳定使用示波器观察A、B相信号质量。问题3使用DMA更新参数时波形出现偶尔的异常周期。检查DMA传输完成标志确保DMA在下一个周期开始前已经完成了对管道寄存器的写入。可以在RIS.ZERO中断中检查DMA状态。检查寄存器访问冲突确认CPU和DMA没有同时访问同一个LGPT寄存器特别是PTGT/TGT。如果有需要设计互斥机制。使用PTGTNC/PCnCCNC如前所述使用No Clear版本的寄存器让DMA更新避免与中断标志清除产生冲突。问题4故障保护功能不生效。确认故障输入极性C0CFG.EDGE配置为RISE高电平有效还是FALL低电平有效需与故障信号的实际有效电平匹配。检查故障模式FAULT.CTL配置是否正确IMMEDIATE是立即停止ZEROCOND是等当前周期结束。检查PARK配置故障发生后输出是否被驱动到你期望的安全状态通过PARK.IOPSx设置检查滤波器影响如果使能了通道0的输入滤波(CHFILT)故障信号的生效会有延迟LOAD1个滤波时钟。在要求极快保护的场合可能需要权衡是否使用滤波。掌握CC27xx的LGPT模块就像获得了一把打开高级嵌入式控制大门的钥匙。它通过硬件抽象了复杂的时序逻辑让开发者能更专注于控制算法和应用逻辑本身。从生成稳定的PWM驱动LED或电机到解码精密的编码器反馈再到构建带故障保护和同步触发的完整控制系统LGPT都提供了坚实的硬件基础。希望这篇结合了手册精髓与实践经验的长文能帮助你在下一个项目中更自信、更高效地运用这颗强大的定时器。记住多动手实验善用示波器观察信号是理解这些复杂外设的最佳途径。
1. 项目概述CC27xx LGPT模块的深度探索在嵌入式系统开发尤其是电机控制、电源管理和精密测量领域一个灵活且功能强大的定时器外设往往是项目成败的关键。德州仪器TICC27xx系列无线微控制器内置的通用定时器LGPT模块正是这样一个集大成者。它远不止是一个简单的计数器而是一个集成了PWM生成、正交解码、输入捕获、多机同步、DMA联动以及故障保护等高级功能的硬件引擎。对于从事电机驱动、无人机飞控、机器人关节控制或者需要精确时序生成与测量的工程师来说透彻理解LGPT的工作原理和配置技巧意味着能将大量实时性要求苛刻的任务从CPU中解放出来实现更高效、更可靠的系统设计。我最初接触LGPT是在一个无刷直流电机BLDC的无感FOC控制项目中。当时面临的核心挑战是如何在有限的CPU资源下同时生成6路高精度、带死区的互补PWM波并实时捕获来自编码器的正交信号来计算转子位置和速度。尝试用软件模拟不仅代码臃肿实时性也难以保证。深入研究LGPT后我发现它几乎是为这类应用量身定做的硬件级的PWM生成、死区插入、正交解码以及灵活的触发联动让CPU只需在关键时刻如换相点进行干预大大降低了系统负载和中断延迟。本文将结合官方手册的核心内容和我个人的实战经验为你拆解LGPT的每一个关键特性从基础原理到高级应用手把手带你掌握这颗“瑞士军刀”般的定时器。2. LGPT核心架构与工作模式解析要驾驭LGPT首先得理解它的“心脏”和“四肢”。其核心是一个可编程的计数器CNTR以及围绕它构建的多个捕获/比较通道。但LGPT的巧妙之处在于它将简单的计数与复杂的输出控制、事件响应深度融合形成了多种高度可配置的工作模式。2.1 计数器与时钟系统一切时序的基准LGPT的计数器是其所有功能的基石。计数器的行为由CTL.MODE寄存器控制主要支持以下几种模式单次向上计数UP_ONCE计数器从0开始递增达到TGT目标值后停止并自动禁用。适用于需要精确单次延时或触发的场景。周期性向上计数UP_PER计数器从0递增至TGT然后自动复位到0循环往复。这是生成边沿对齐PWM的经典模式。PWM周期由(TGT 1) * 定时器时钟周期决定。周期性向上-向下计数UPDWN_PER计数器从0递增至TGT再递减回0如此循环。这是生成中心对齐PWM的模式能有效减少谐波干扰常用于电机驱动和音频应用。PWM周期为(TGT * 2) * 定时器时钟周期。正交解码模式QDEC在此模式下计数器不再由内部时钟驱动而是变身为一个双向计数器其计数值由外部输入的A相PHA、B相PHB正交信号的边沿变化决定用于直接读取增量式编码器的位置信息。计数器的“心跳”——定时器时钟由PRECFG寄存器配置。PRECFG.TICKSRC选择时钟源系统时钟或外部TICKEN信号PRECFG.TICKDIV则是一个分频器。最终的定时器时钟频率计算公式为F_timer F_source / (TICKDIV 1)。这里有一个关键细节TICKDIV是一个8位寄存器最大分频值为256这意味着即使系统时钟高达48MHz你也能通过分频获得低至187.5kHz的定时器时钟以满足低速PWM或长时间定时的需求。2.2 通道的魔力捕获、比较与输出动作每个LGPT模块拥有多个通道CC27xx上常见为3个。每个通道都像是一个独立的“智能单元”通过CnCFG寄存器n为通道号进行配置其核心是CCACT捕获-比较动作字段。这个4位字段定义了多达15种不同的行为模式是LGPT灵活性的核心体现。我们可以将其分为几大类一次性动作CCACT 0x1~0x7在发生一次特定事件捕获或比较后通道自动禁用。例如SET_ON_CAPT_DIS捕获后置位输出并禁用常用于测量单次脉冲宽度。周期性动作CCACT 0x9~0xF持续响应事件是生成PWM和周期性信号的主力。SET_ON_ZERO_TOG_ON_CMPCCACT0xB这是生成边沿对齐PWM的标准配置。计数器从0开始SET_ON_ZERO在计数值等于通道比较值CnCC时翻转输出TOG_ON_CMP。占空比计算公式为Duty CnCC / (TGT 1)。当CnCC为0时输出常低大于TGT时输出常高。CLR_ON_ZERO_TOG_ON_CMPCCACT0xA这是生成中心对齐PWM的标准配置。计数器在0时清零输出在计数值等于CnCC时翻转输出。占空比计算公式为Duty 1 - (CnCC / TGT)当CnCC TGT。这种模式下PWM脉冲关于周期中心对称。测量模式CCACT 0x8PER_PULSE_WIDTH_MEAS是一个强大的功能可以连续自动测量输入信号的周期和脉宽。通道会在每个信号周期结束时将周期值存入CnCC将脉宽高电平或低电平时间由EDGE配置决定存入PCnCC并产生中断。这完全由硬件完成极大简化了频率计、转速计等应用的开发。通道输出控制每个通道可以独立控制多个物理输出引脚OUT0, OUT1, OUT2。通过CnCFG.OUTx位使能。这意味着你可以用一个通道的同一个比较事件同时驱动多个引脚产生同步的PWM信号非常适合需要多路同步输出的场景。2.3 管道寄存器PCnCC/PTGT实现无抖动PWM的关键在动态调整PWM参数如调光、调速时如果直接写入当前周期正在使用的比较值寄存器CnCC或周期寄存器TGT可能会导致当前周期的PWM波形出现毛刺或宽度异常即“抖动”。LGPT通过引入管道寄存器Pipeline RegistersPCnCC和PTGT完美解决了这个问题。其工作原理是当你需要更新下一个PWM周期的比较值或周期值时不要直接写CnCC或TGT而是写入对应的管道寄存器PCnCC或PTGT。硬件会在当前PWM周期结束计数器归零的瞬间自动将管道寄存器中的值加载到工作寄存器CnCC/TGT中。这样PWM参数的更新严格发生在周期边界确保了输出波形的平滑和稳定实现了所谓的“相位校正PWM”。重要区别PCnCC/PTGT和CnCC/TGT这两组寄存器功能类似但有一个关键行为差异读写CnCC或TGT寄存器会自动清除对应的中断标志RIS.CnCC, RIS.ZERO, RIS.TGT而读写管道寄存器PCnCC/PTGT则不会。在同时使用中断和DMA进行频繁参数更新的复杂应用中这个区别至关重要需要仔细设计访问策略以避免意外清除未处理的中断。3. 核心功能实战从PWM生成到正交解码理解了架构我们进入实战环节。LGPT最常用的两大功能就是PWM生成和正交解码它们是电机控制的两大支柱。3.1 生成高精度PWM波形边沿对齐 vs. 中心对齐场景我们需要在CC27xx的一个IO引脚上生成一个频率为10kHz占空比为30%的PWM波。步骤分解与计算确定定时器时钟假设使用48MHz系统时钟作为源为了获得合适的计数器范围和分辨率我们选择不分频即PRECFG.TICKDIV 0定时器时钟F_timer 48MHz。计算目标值TGT对于边沿对齐PWMUP_PER模式周期T_period (TGT 1) / F_timer。我们需要10kHz即T_period 100us。因此TGT F_timer * T_period - 1 48,000,000 * 0.0001 - 1 4799。计算比较值C0CC占空比Duty C0CC / (TGT 1) 30%。因此C0CC (TGT 1) * Duty 4800 * 0.3 1440。配置寄存器// 1. 配置预分频器定时器时钟 48MHz LGPT0.PRECFG.TICKSRC 0; // 系统时钟 LGPT0.PRECFG.TICKDIV 0; // 不分频 // 2. 设置PWM周期 (TGT) 和占空比 (C0CC) LGPT0.TGT 4799; // 写入目标寄存器 LGPT0.C0CC 1440; // 写入通道0比较寄存器 // 3. 配置通道0为边沿对齐PWM模式并启用输出0 LGPT0.C0CFG.CCACT 0xB; // SET_ON_ZERO_TOG_ON_CMP (边沿对齐PWM) LGPT0.C0CFG.OUT0 1; // 通道0控制输出0 // 4. 启动定时器为周期性向上计数模式 LGPT0.CTL.MODE 2; // UP_PER中心对齐PWM配置差异若需中心对齐PWM则需将定时器模式改为UPDWN_PERCTL.MODE3并将通道动作改为CLR_ON_ZERO_TOG_ON_CMPCCACT0xA。此时占空比计算方式变为Duty 1 - (C0CC / TGT)因此C0CC应设置为TGT * (1 - Duty) 4799 * 0.7 3359取整。实操心得在计算TGT和CnCC时务必注意寄存器的位宽例如16位确保计算值不超过65535。对于非常低频率的PWM可能需要使用较大的TICKDIV分频。另外在电机驱动等对实时性要求高的场景务必使用管道寄存器PC0CC和PTGT来更新占空比和频率以避免PWM抖动。你可以在中断服务程序或DMA传输中更新这些管道寄存器。3.2 正交解码QDEC模式详解与应用正交解码是连接物理世界电机旋转和数字世界位置计数的桥梁。增量式编码器输出的A、B两相信号相位差90度LGPT的QDEC模式能硬件解码这种信号直接得到位置和方向。配置步骤信号输入配置将编码器的A相接至LGPT的通道0输入作为PHAB相接至通道1输入作为PHB。索引信号Z相可选接至通道2。LGPT0.C0CFG.INPUT 1; // 通道0输入来自IOC (PHA) LGPT0.C0CFG.EDGE 3; // 在双沿触发 LGPT0.C1CFG.INPUT 1; // 通道1输入来自IOC (PHB) LGPT0.C1CFG.EDGE 3; // 在双沿触发 // 如果使用索引信号 LGPT0.C2CFG.INPUT 1; // 通道2输入来自IOC (IDX) LGPT0.C2CFG.EDGE 1; // 在上升沿触发通常索引信号是单脉冲设置采样率QDEC逻辑需要对输入信号进行采样。采样率通过PRECFG配置必须远高于编码器信号的最大预期频率通常至少4-10倍以避免错过边沿。例如如果编码器最高转速对应信号频率为100kHz则采样时钟至少需要400kHz-1MHz。// 使用系统时钟48MHz分频得到1.2MHz采样时钟 LGPT0.PRECFG.TICKSRC 0; LGPT0.PRECFG.TICKDIV 39; // 48MHz / (391) 1.2MHz可选配置输入滤波如果编码器信号有抖动可以使用CHFILT寄存器配置数字滤波器要求输入信号稳定LOAD1个采样周期后才被确认。可选使能中断可以通过IMASK寄存器使能方向改变(DIRCHNG)、计数器改变(CNTRCHNG)、双转换(DBLTRANS指示采样率不足)等中断以便软件及时响应。启动QDEC模式LGPT0.CTL.MODE 4; // QDEC mode启动后CNTR寄存器就会随着编码器的正反转自动增减。你可以随时读取CNTR来获取当前位置读取QDECSTAT.QDIR来获取当前方向。注意事项双转换中断DBLTRANS是一个重要的诊断工具。如果使能后频繁触发说明你的采样率相对于编码器信号变化太慢可能丢失计数。必须提高采样时钟频率或降低编码器最大转速。此外CNTR是一个有符号计数器在QDEC模式下你可以通过写入CNTR来设置初始位置值。4. 高级功能与系统集成LGPT的强大不仅在于独立工作更在于它能与MCU内部其他模块无缝协作构建自动化程度更高的系统。4.1 多定时器同步在需要多个PWM通道严格同步如三相逆变器的场景可以使用STARTCFG寄存器将LGPT1、LGPT2等从定时器与主定时器LGPT0同步。配置从定时器为某种SYNC模式如SYNC_UP_PER。将从定时器的STARTCFG寄存器设置为与LGPT0同步。当主定时器LGPT0启动CTL.MODE从SYNC模式切换到活动模式如UP_PER时所有配置好的从定时器将同时开始计数确保所有PWM输出相位对齐。4.2 与DMA和ADC的联动这是实现“零CPU开销”数据采集或控制的关键。DMA联动通过配置DMA.REQ寄存器可以指定在特定事件如计数器归零RIS.ZERO时触发DMA请求。DMA可以自动将一组预定义的数据如下一个PWM周期的所有通道比较值从内存搬运到LGPT的管道寄存器DMARW中。这在实现复杂PWM序列如SVPWM或实时更新多个通道占空比时极其高效。// 示例设置在ZERO事件时触发DMA自动更新PTGT, PC0CC, PC1CC LGPT0.DMA.REQ 2; // REQ2 对应 RIS.ZERO LGPT0.DMA.RWADDR 63; // PTGT寄存器地址偏移为 0xFC 63*4 0xFC LGPT0.DMA.RWCNTR 2; // 总共更新3个寄存器 (PTGT, PC0CC, PC1CC) // DMA外设需要配置为当LGPT0发出请求时执行一次3个字的传输目标地址为LGPT0.DMARWADC触发通过ADCTRG.SRC配置可以在特定定时器事件如比较匹配RIS.CnCC时自动触发ADC转换。这对于电机控制中的电流采样至关重要可以确保在PWM周期的特定点通常是占空比中点或周期末尾进行同步采样消除PWM开关噪声对采样结果的影响。4.3 故障输入与死区插入电机驱动的安全卫士对于驱动电机等可能短路的负载安全保护是必须的。故障输入FaultLGPT的通道0可以被配置为故障输入。当外部故障信号如过流保护电路的输出有效时可以立即IMMEDIATE模式或在当前PWM周期结束时ZEROCOND模式强制停止定时器所有输出并将输出置于安全状态通过PARK寄存器配置。这为系统提供了硬件级的快速保护。死区插入Deadband驱动半桥或全桥电路时必须防止上下管同时导通直通。LGPT的硬件死区功能可以为互补的PWM输出对如IO0和IO_C0自动插入一段可控的延迟时间。通过DBDLY.RISEDLY和DBDLY.FALLDLY分别设置上升沿和下降沿的延迟确保在一个管子关闭后另一个管子延迟一段时间再打开。BLDC电机控制示例整合 在一个典型的六步方波控制BLDC驱动中你会用到LGPT的以下功能使用一个LGPT通道生成基础的PWM载波控制速度。使用该PWM的周期或过零中断作为换相时间基准。在中断服务程序中根据转子位置可能来自霍尔传感器或反电动势检测通过IOCTL寄存器直接改变另外三个通道的输出状态高、低、高阻或PWM形成六步换相序列。为每个半桥的互补PWM输出使能死区插入。将过流信号连接到故障输入引脚配置为IMMEDIATE模式并设置PARK状态将所有输出置为安全电平通常全低。5. 寄存器精讲与配置陷阱避坑官方手册提供了完整的寄存器描述但有些细节只有在实际调试中才会遇到。这里分享几个关键寄存器的深度理解和常见“坑点”。5.1 通道配置寄存器CnCFG的隐秘角落CCACT切换的时序要求手册明确指出当定时器已在运行CTL.MODE ! DIS时如果要更改通道的CCACT配置尤其是切换到捕获模式必须遵循特定序列先将EDGE设为NONE再配置CCACT等待至少3个系统时钟周期最后设置EDGE。不遵守此序列可能导致虚假的捕获事件。这是因为内部的边沿检测电路可能存有旧状态需要被清空Flush。输出使能位OUTx的副作用当CCACT配置为一次性动作0x1~0x7时在捕获或比较事件发生后该通道会使能的输出会自动清零。如果你希望输出保持状态需要使用周期性动作模式。5.2 中断系统的“双生”寄存器与DMA的协同LGPT的中断系统清晰但需小心处理RIS原始中断状态无论是否屏蔽事件发生即置位。MIS屏蔽后的中断状态只有IMASK中使能的位对应的RIS事件才会出现在MIS中。ICLR写1清除对应的RIS和MIS位。关键陷阱如前所述读写CnCC/TGT寄存器会附带清除对应中断标志。这在同时使用中断和DMA更新参数时可能导致问题。例如你配置了在RIS.ZERO中断中更新PTGT同时又配置了DMA在RIS.ZERO时自动更新PC0CC。如果中断服务程序ISR读取了TGT来检查值这个读操作会清除RIS.ZERO标志如果DMA操作稍晚于ISR中的读操作DMA请求可能因为标志已被清除而无法产生。解决方案在ISR中使用TGTNC和CnCCNCNo Clear寄存器来读取值避免意外清除中断。让DMA更新管道寄存器PTGTNC,PCnCCNC并在ISR中仅处理逻辑不访问会清标志的寄存器。或者完全由DMA负责参数更新ISR仅用于监控或更上层的逻辑这样更高效。5.3 输入滤波CHFILT的配置公式通道输入滤波器用于消除信号毛刺。其规则是输入信号必须保持稳定至少LOAD 1个滤波器时钟周期变化才会被传递。 滤波器时钟由CHFILT.MODE选择可以是系统时钟、定时器时钟等。重要约束手册给出了一个必须满足的不等式(滤波器时钟周期) * (CHFILT.LOAD) 定时器时钟周期。为什么假设定时器在向上计数模式下每个定时器时钟周期计数器加1。如果滤波器窗口时间LOAD1个滤波时钟小于或等于定时器时钟周期那么一个快速的脉冲短于一个定时器时钟可能被滤波器滤掉但它的边沿仍可能落在两个定时器采样点之间导致捕获事件完全丢失。因此滤波器窗口必须大于定时器计数周期以确保任何能通过滤波器的信号边沿都能被定时器时钟至少采样到一次。6. 调试技巧与常见问题排查即使理解了所有原理调试阶段也常会遇到问题。以下是一些实战中总结的排查思路问题1PWM没有输出或输出不正确。检查时钟确认PRECFG配置正确定时器是否真的在运行读取CNTR寄存器看它是否在变化。检查模式CTL.MODE是否已设置为非DIS模式如2或3检查通道配置CnCFG.CCACT是否正确CnCFG.OUTx是否已使能对应输出检查IO复用确认该LGPT的输出引脚已通过IOCONFIG正确映射到物理GPIO并且GPIO方向已设置为输出。检查输出覆盖OUTCTL寄存器可以手动置位/清零输出优先级高于通道自动控制。确保你没有意外地通过OUTCTL锁定了输出状态。问题2正交解码计数不准有漏计或跳变。首要怀疑采样率使用示波器测量编码器A/B相信号的实际最高频率。确保PRECFG配置的定时器时钟即QDEC采样时钟频率至少是信号最高频率的4倍推荐8-10倍以上。检查QDECSTAT.DBLTRANS标志如果此标志被置位说明发生了“双转换”即在一个采样周期内检测到A、B相都发生了变化这是采样率不足的明确证据。启用输入滤波如果信号有抖动适当配置CHFILT。但要注意上述的滤波窗口约束。检查接线和电源编码器信号是否受到噪声干扰电源是否稳定使用示波器观察A、B相信号质量。问题3使用DMA更新参数时波形出现偶尔的异常周期。检查DMA传输完成标志确保DMA在下一个周期开始前已经完成了对管道寄存器的写入。可以在RIS.ZERO中断中检查DMA状态。检查寄存器访问冲突确认CPU和DMA没有同时访问同一个LGPT寄存器特别是PTGT/TGT。如果有需要设计互斥机制。使用PTGTNC/PCnCCNC如前所述使用No Clear版本的寄存器让DMA更新避免与中断标志清除产生冲突。问题4故障保护功能不生效。确认故障输入极性C0CFG.EDGE配置为RISE高电平有效还是FALL低电平有效需与故障信号的实际有效电平匹配。检查故障模式FAULT.CTL配置是否正确IMMEDIATE是立即停止ZEROCOND是等当前周期结束。检查PARK配置故障发生后输出是否被驱动到你期望的安全状态通过PARK.IOPSx设置检查滤波器影响如果使能了通道0的输入滤波(CHFILT)故障信号的生效会有延迟LOAD1个滤波时钟。在要求极快保护的场合可能需要权衡是否使用滤波。掌握CC27xx的LGPT模块就像获得了一把打开高级嵌入式控制大门的钥匙。它通过硬件抽象了复杂的时序逻辑让开发者能更专注于控制算法和应用逻辑本身。从生成稳定的PWM驱动LED或电机到解码精密的编码器反馈再到构建带故障保护和同步触发的完整控制系统LGPT都提供了坚实的硬件基础。希望这篇结合了手册精髓与实践经验的长文能帮助你在下一个项目中更自信、更高效地运用这颗强大的定时器。记住多动手实验善用示波器观察信号是理解这些复杂外设的最佳途径。
