SPI总线冲突——一个器件通讯为什么干扰另一个

一句话: 两个芯片挂在同一条 SPI 上DAC 通讯一次ADC 的配置寄存器就被干扰一次。ADC 读数比实际电压低五六倍换通道、改配置、加延时全没用。根因不是驱动写错了是硬件 SPI 外设共享时没有隔离干净。适合谁读SPI 总线上多个器件一个通讯另一个就异常的嵌入式开发者。现象ADC 两个通道读数异常。1.36V 信号输入ADC 只读出约 260mV 等价值——低五六倍。换通道、改配置寄存器、加 SPI 延时——读数纹丝不动。排查过程按顺序逐一排除步骤检查项结果1ADC 内部基准电压2.47V正常2CFG 寄存器REF、INCC、通道地址全部正确3前端运放增益正常信号没问题4SPI 总线DAC 和 ADC 共用 SPI2前三个都排除了。问题指向 SPI 总线。根因DAC 和 ADC 挂同一条 SPI2。两个器件各自有 CS 片选——选中谁谁说话。但片选管的是数据发给谁不管总线上的波形不会串到另一个器件的寄存器。DAC 通讯时 SPI2 总线上的 SCK 和 MOSI 活动——ADC 虽然 CS 没拉低但在某些芯片上SCK 的边沿信号可能被 ADC 意外识别为串行输入悄悄改了配置寄存器。DAC 每通讯一次ADC 的 CFG 寄存器就可能被污染一次。每次改 CFG 值、换通道配置——下一次 DAC 通讯又给你破坏了。改代码永远追不上污染的节奏。你用示波器分别量两个器件的 CS/SCK/MOSI 都正常——各自的帧格式都对。但问题是 ADC 的配置被额外的 SCK 边沿改了这种损坏在波形上看不出来——因为寄存器值变了但外部引脚没异常。解决GPIO 软件模拟 SPIbit-bang替代硬件 SPI。用四个 GPIO 引脚模拟 SPI 时序——只在该 ADC 通讯的时候手动产生 SCK其他时候总线上完全安静。// 硬件 SPI总线在整个通信期间活跃干扰邻居 SPI2_Transmit(data, len); // GPIO bit-bang只在需要的时候手动翻转引脚 CNV_LOW(); // 开始转换 SPI_BitBang_Write(cfg); // 手动 16 个 SCK 发 CFG uint16_t val SPI_BitBang_Read(); // 手动 16 个 SCK 读数据 CNV_HIGH(); // 结束转换同时加了引脚切换机制——ADC 和 DAC 共用 GPIOB 引脚用之前切 GPIO 模式bit-bang用完之后切回 AF 模式SPI2DAC 正常用硬件 SPI。s_Pins_To_GPIO(); → PB13/14/15 切 GPIO 模式 → ADC bit-bang AD7689_Pins_To_SPI2(); → PB13/14/15 切 AF 模式 → DAC 硬件 SPI验证结果IN0 和 IN7 通道 0.75V 输入均读出约 19900 码值AD7689 16 位分辨率正确。经验一条 SPI 总线多器件CS 对应选中谁说话但它不保护没被选中的那个不受干扰。有些器件在 CS 未拉低时对 SCK 边沿敏感——数据手册不一定写。一个器件通讯正常不代表总线上没有冲突。另一个器件的异常可能被反复修改的配置掩盖——改完有效下一次通讯又坏。硬件 SPI 不行时bit-bang 是最终的隔离手段——牺牲一点 CPU 时间换来完全可控的时序。有用的话点个收藏下次调试直接用。有问题欢迎评论区交流看到了都会回。