在实际音视频产品里HDMI TX 接口是主控芯片往外输出画面最常用的接口之一。它表面上看就是几根差分线加一个连接器但真正落地时会涉及物理信号、协议时序、EDID、HPD、DDC、驱动配置和信号完整性等多个层面。很多项目在原理图阶段看不出问题样品回来却发现“显示器无信号”“4K 模式花屏”“热插拔后无法恢复”。这篇文章会围绕 HDMI TX 接口的信号组成、电路设计、PCB 布局、驱动配置和故障排查展开适合硬件工程师、嵌入式软件工程师以及正在做显示方案的开发者阅读。读完可以建立一条从芯片引脚、连接器到显示器的完整检查思路避免在样品调试阶段反复返工。1. HDMI TX 接口的核心概念1.1 源端与接收端TX/RX 的职责差异HDMI 接口的方向性非常明确。TX 是源端Source也就是设备向外输出视频的一侧常见于机顶盒、开发板、显卡、电视盒子、工业主机RX 是接收端Sink也就是显示器、电视、投影仪一侧。一个完整的 HDMI 链路必须由 TX 发起信号由 RX 响应并显示画面。TX 端的工作并不是把像素数据从主控引脚直接连到连接器这么简单。它需要完成三件事读取 RX 的 EDID 信息根据 RX 支持的分辨率生成对应像素时钟然后将像素数据按 HDMI 协议要求编码成 TMDS 或 FRL 信号输出。只要其中一步出错显示器就可能显示无信号或者画面分辨率异常。后面所有硬件设计其实都是围绕这三件事展开的。1.2 标准 Type A 连接器的引脚分组HDMI 设备最常见的是 Type A 接口共 19 个引脚。理解引脚分组比死记每个引脚编号更有用。可以把它们分成四类TMDS 视频通道、DDC 控制通道、热插拔检测、电源与辅助信号。信号组引脚方向作用TMDS Data2 / Shield / Data2-1 / 2 / 3TX 到 RX数据通道 2TMDS Data1 / Shield / Data1-4 / 5 / 6TX 到 RX数据通道 1TMDS Data0 / Shield / Data0-7 / 8 / 9TX 到 RX数据通道 0TMDS Clock / Shield / Clock-10 / 11 / 12TX 到 RX像素时钟CEC13双向消费电子控制Utility / HEAC14双向以太网或保留DDC SCL15TX 到 RXI2C 时钟读 EDIDDDC SDA16双向I2C 数据读 EDIDDDC/CEC GND / HEAC-17地返回地或 HEAC 负端5V Power18TX 输出给 RX 控制电路供电Hot Plug Detect19RX 到 TX热插拔检测TTMDS 是 HDMI 传输视频画面的核心通道标准 HDMI 1.4/2.0 使用三根数据通道和一根时钟通道。DDC 是 I2C 总线专门用来读取显示器 EDID。HPD 是 RX 告诉 TX“我已经连接并准备好”的信号。看到这里应该能明白HDMI 不只是“视频线”它还有明显的控制通道和供电通道。硬件设计时如果只处理视频差分对丢掉 DDC 或 HPD板子大概率点亮不了。1.3 TMDS 传输机制与数据周期TMDS 全称是 Transition Minimized Differential Signaling也就是最小化转换差分信号。它的核心目标有两个一是减少信号翻转次数降低电磁干扰二是通过直流平衡编码保证信号在交流耦合或直流耦合环境下的稳定性。TMDS 编码会把每个通道的 8 bit 数据先转换成 9 bit再补 1 bit 做直流平衡最终变成 10 bit 在链路上传输。由于编码后数据和像素时钟存在固定倍数关系TMDS 串行速率等于像素时钟的 10 倍。例如 1080p60Hz 的像素时钟是 148.5MHz那么每个 TMDS 通道的串行速率就是 1.485Gbps。HDMI 链路上传输的数据并不是只有视频而是分成三种周期交替传输视频数据周期传输 RGB 或 YCbCr 像素三个通道各传 8 bit组合成一个 24 bit 像素。数据岛周期传输音频包、辅助数据、InfoFrame 等。控制周期传输同步信号和控制信号保持链路状态。音频数据普遍在数据岛周期通过通道 0 传输这也是设计驱动时经常需要单独确认音频 N 值和 CTS 参数的原因。N 值决定音频时钟与像素时钟的比例关系如果不对电视上就会出现“有声无图”或“声音断续”。1.4 从 TMDS 到 FRLHDMI 1.4/2.0/2.1 的速率演进早期 HDMI 1.4 最高 TMDS 时钟为 340MHz单通道速率 3.4Gbps总带宽 10.2Gbps足以支撑 4K30Hz。HDMI 2.0 把 TMDS 时钟上限提高到 600MHz单通道 6Gbps总带宽 18Gbps可以支撑 4K60Hz。到 HDMI 2.1规范引入了 FRLFixed Rate Link传输模式不再使用 TMDS 编码。FRL 使用通道合并方式可以配置 3 条或 4 条通道每条通道速率分为 3、6、8、10、12Gbps 多档最高 48Gbps。不过 48Gbps 是链路总速率数据编码存在开销实际有效数据带宽会低于标称值。FRL 模式下还增加了 DSC 显示流压缩用来支撑 8K60Hz 或 4K120Hz 这类高带宽画面。在设计 HDMI TX 时必须清楚所选主控的 HDMI 控制器支持哪个版本。只支持 HDMI 1.4 的主控即使软件里手动添加 4K60Hz 分辨率硬件带宽也不够最终会在链路训练或时序计算阶段失败。2. 从主控到连接器的 HDMI TX 电路设计2.1 典型信号链路和设计顺序一个常规 HDMI TX 信号链路由主控、PHY 或桥接芯片、ESD 保护器件、共模电感、连接器组成再配合 DDC、HPD、CEC、5V 等辅助电路。主控内部集成 HDMI PHY 时外部链路相对简单只需要把 PHY 输出引脚按顺序连到连接器如果主控只有 MIPI DSI 或并行 DPI 接口通常需要外接一颗 MIPI DSI 转 HDMI 的桥接芯片这时还要额外处理桥接芯片的配置 I2C、复位、时钟和固件加载。推荐的设计顺序是先确认主控或桥接芯片的 HDMI 输出能力再根据目标分辨率计算像素时钟和 TMDS 串行速率然后选择满足带宽的 ESD 和共模电感最后画 PCB 时再按阻抗和等长要求走线。很多人习惯先画 PCB 再补 ESD 器件等到调信号完整性时才发现位置不对只能推翻布线。其中有一个容易被忽略的问题HDMI 标准链路是直流耦合常规 HDMI TX 设计中不应当在 TMDS 通路上随意串接 AC 耦合电容。PCIe、SATA 这类 SerDes 接口使用交流耦合是标准做法但 HDMI 不是。如果 PHY 数据手册明确要求外置隔直电容才需要按芯片要求处理否则随意增加电容会导致共模电压建立异常现象就是连接器有信号但显示器无画面。2.2 ESD 与共模电感位置和选型HDMI 连接器裸露在机壳外部用户经常热插拔人体静电很容易通过连接器进入板内。因此 ESD 保护是 HDMI TX 的必要设计而不是可选项。ESD 器件必须放在靠近连接器的位置原则是“先泄放后进板”。如果 ESD 器件远离连接器静电流会先在 PCB 走线上走一段仍然可能损坏后端 PHY。常见顺序是连接器、ESD 器件、共模电感、PHY。ESD 器件选型要关注两个关键参数钳位电压和寄生电容。高速 HDMI 2.0 链路对电容非常敏感建议选择 HDMI 专用 TVS 阵列单线对地电容低于 0.5pF。电容过大的 ESD 器件会在 6Gbps 速率下导致眼图闭合轻则花屏重则完全无法显示。共模电感的作用是抑制共模 EMI同时让差分信号通过。选型时要注意差分阻抗是否在 100Ω 附近以及共模插入损耗在目标频率下是否满足要求。并不是所有“看起来像 HDMI 用的”共模电感都适合 4K60Hz有些器件在 3GHz 以上频段损耗很大导致信号幅度不足。这里有一个比较隐蔽的坑ESD 器件和共模电感的焊盘、封装寄生参数会破坏差分阻抗连续性。在 HDMI 2.0 或 FRL 高速设计中建议对这部分走线做阻抗补偿比如调整器件下方参考层挖空区域或者用仿真确认回损和插损。低速 HDMI 1.4 设计可能不明显但到了 6Gbps每一个寄生电容都会变成信号质量问题。2.3 DDC、CEC、HPD 与 5V 电源的细节DDC 是 HDMI 最容易被忽视、但影响最直接的信号组。TX 通过 DDC 读取 RX 的 EDID才知道显示器支持什么分辨率、什么色彩格式、什么音频能力。如果 DDC 链路有问题显示器的 HPD 可能正常但驱动读不到 EDID最终输出默认分辨率或直接黑屏。DDC 本质是 I2CSCL 和 SDA 都是开漏结构需要上拉电阻。问题在于HDMI 连接器侧的 DDC 上拉电源可能使用 5V而主控 SoC 的 I2C 引脚很可能只有 3.3V甚至不可以耐 5V。碰到这种情况不能直接把 DDC 引脚连到 SoC必须增加电平转换电路。常见的做法是用 I2C 电平转换芯片或使用 MOSFET 搭建双向电平转换。不要想当然认为“I2C 就是开漏直接配上拉就行”要先确认 SoC 引脚是否支持 5V 容忍。HPD 信号由显示器驱动。显示器检测到 5V 供电后会把 HPD 拉高告诉源端“我已经连接并准备好”。源端检测到 HPD 高电平后开始读取 EDID。设计中要确认 SoC 的 HPD 输入引脚是 3.3V 还是 5V 容忍必要时加电阻分压。有些 SoC 的 HDMI 控制器内部已经有 HPD 检测功能外部只需要连接有些 SoC 需要普通 GPIO 检测这时就要在驱动里注册中断处理热插拔事件。5V 信号并不是给显示器整机供电的。它主要用于给 RX 端的 EDID ROM、HPD 检测电路等控制电路供电电流需求通常只有几十毫安。但设计上仍然要给 5V 引脚加足够的去耦电容和 ESD 保护。如果 5V 引脚被外部设备短路源端若没有限流保护可能导致供电系统异常复位。可以在 5V 输出路径增加限流开关或自恢复保险丝。CEC 是一条单线双向总线用于设备间控制命令传输比如用电视遥控器控制机顶盒。它采用开漏输出需要上拉电阻。不是所有项目都需要 CEC如果主控不支持可以在原理图中预留位置但不焊接避免影响其它功能。2.4 时钟、电源去耦与 PHY 端接HDMI TX 的像素时钟由主控内部 PLL 产生时钟抖动会直接影响 TMDS 信号质量。硬件上要保证 PHY 供电的纹波足够低特别是模拟电源引脚建议使用低噪声 LDO 供电并在引脚附近放置 0.1uF 和 1uF 去耦电容组合。电源走线不要和 HDMI 差分线长距离平行否则电源噪声会耦合到高速信号上。关于端接电阻不同方案差异很大。HDMI 标准中接收端提供 100Ω 差分端接源端 PHY 内部通常已经包含驱动电路。不过使用 FPGA 或独立 HDMI PHY 芯片时可能需要根据芯片参考设计外接电阻网络实现 TMDS 电平转换或驱动电流设定。这里没有通用电路必须严格按 PHY 或桥接芯片的硬件手册走
在实际音视频产品里HDMI TX 接口是主控芯片往外输出画面最常用的接口之一。它表面上看就是几根差分线加一个连接器但真正落地时会涉及物理信号、协议时序、EDID、HPD、DDC、驱动配置和信号完整性等多个层面。很多项目在原理图阶段看不出问题样品回来却发现“显示器无信号”“4K 模式花屏”“热插拔后无法恢复”。这篇文章会围绕 HDMI TX 接口的信号组成、电路设计、PCB 布局、驱动配置和故障排查展开适合硬件工程师、嵌入式软件工程师以及正在做显示方案的开发者阅读。读完可以建立一条从芯片引脚、连接器到显示器的完整检查思路避免在样品调试阶段反复返工。1. HDMI TX 接口的核心概念1.1 源端与接收端TX/RX 的职责差异HDMI 接口的方向性非常明确。TX 是源端Source也就是设备向外输出视频的一侧常见于机顶盒、开发板、显卡、电视盒子、工业主机RX 是接收端Sink也就是显示器、电视、投影仪一侧。一个完整的 HDMI 链路必须由 TX 发起信号由 RX 响应并显示画面。TX 端的工作并不是把像素数据从主控引脚直接连到连接器这么简单。它需要完成三件事读取 RX 的 EDID 信息根据 RX 支持的分辨率生成对应像素时钟然后将像素数据按 HDMI 协议要求编码成 TMDS 或 FRL 信号输出。只要其中一步出错显示器就可能显示无信号或者画面分辨率异常。后面所有硬件设计其实都是围绕这三件事展开的。1.2 标准 Type A 连接器的引脚分组HDMI 设备最常见的是 Type A 接口共 19 个引脚。理解引脚分组比死记每个引脚编号更有用。可以把它们分成四类TMDS 视频通道、DDC 控制通道、热插拔检测、电源与辅助信号。信号组引脚方向作用TMDS Data2 / Shield / Data2-1 / 2 / 3TX 到 RX数据通道 2TMDS Data1 / Shield / Data1-4 / 5 / 6TX 到 RX数据通道 1TMDS Data0 / Shield / Data0-7 / 8 / 9TX 到 RX数据通道 0TMDS Clock / Shield / Clock-10 / 11 / 12TX 到 RX像素时钟CEC13双向消费电子控制Utility / HEAC14双向以太网或保留DDC SCL15TX 到 RXI2C 时钟读 EDIDDDC SDA16双向I2C 数据读 EDIDDDC/CEC GND / HEAC-17地返回地或 HEAC 负端5V Power18TX 输出给 RX 控制电路供电Hot Plug Detect19RX 到 TX热插拔检测TTMDS 是 HDMI 传输视频画面的核心通道标准 HDMI 1.4/2.0 使用三根数据通道和一根时钟通道。DDC 是 I2C 总线专门用来读取显示器 EDID。HPD 是 RX 告诉 TX“我已经连接并准备好”的信号。看到这里应该能明白HDMI 不只是“视频线”它还有明显的控制通道和供电通道。硬件设计时如果只处理视频差分对丢掉 DDC 或 HPD板子大概率点亮不了。1.3 TMDS 传输机制与数据周期TMDS 全称是 Transition Minimized Differential Signaling也就是最小化转换差分信号。它的核心目标有两个一是减少信号翻转次数降低电磁干扰二是通过直流平衡编码保证信号在交流耦合或直流耦合环境下的稳定性。TMDS 编码会把每个通道的 8 bit 数据先转换成 9 bit再补 1 bit 做直流平衡最终变成 10 bit 在链路上传输。由于编码后数据和像素时钟存在固定倍数关系TMDS 串行速率等于像素时钟的 10 倍。例如 1080p60Hz 的像素时钟是 148.5MHz那么每个 TMDS 通道的串行速率就是 1.485Gbps。HDMI 链路上传输的数据并不是只有视频而是分成三种周期交替传输视频数据周期传输 RGB 或 YCbCr 像素三个通道各传 8 bit组合成一个 24 bit 像素。数据岛周期传输音频包、辅助数据、InfoFrame 等。控制周期传输同步信号和控制信号保持链路状态。音频数据普遍在数据岛周期通过通道 0 传输这也是设计驱动时经常需要单独确认音频 N 值和 CTS 参数的原因。N 值决定音频时钟与像素时钟的比例关系如果不对电视上就会出现“有声无图”或“声音断续”。1.4 从 TMDS 到 FRLHDMI 1.4/2.0/2.1 的速率演进早期 HDMI 1.4 最高 TMDS 时钟为 340MHz单通道速率 3.4Gbps总带宽 10.2Gbps足以支撑 4K30Hz。HDMI 2.0 把 TMDS 时钟上限提高到 600MHz单通道 6Gbps总带宽 18Gbps可以支撑 4K60Hz。到 HDMI 2.1规范引入了 FRLFixed Rate Link传输模式不再使用 TMDS 编码。FRL 使用通道合并方式可以配置 3 条或 4 条通道每条通道速率分为 3、6、8、10、12Gbps 多档最高 48Gbps。不过 48Gbps 是链路总速率数据编码存在开销实际有效数据带宽会低于标称值。FRL 模式下还增加了 DSC 显示流压缩用来支撑 8K60Hz 或 4K120Hz 这类高带宽画面。在设计 HDMI TX 时必须清楚所选主控的 HDMI 控制器支持哪个版本。只支持 HDMI 1.4 的主控即使软件里手动添加 4K60Hz 分辨率硬件带宽也不够最终会在链路训练或时序计算阶段失败。2. 从主控到连接器的 HDMI TX 电路设计2.1 典型信号链路和设计顺序一个常规 HDMI TX 信号链路由主控、PHY 或桥接芯片、ESD 保护器件、共模电感、连接器组成再配合 DDC、HPD、CEC、5V 等辅助电路。主控内部集成 HDMI PHY 时外部链路相对简单只需要把 PHY 输出引脚按顺序连到连接器如果主控只有 MIPI DSI 或并行 DPI 接口通常需要外接一颗 MIPI DSI 转 HDMI 的桥接芯片这时还要额外处理桥接芯片的配置 I2C、复位、时钟和固件加载。推荐的设计顺序是先确认主控或桥接芯片的 HDMI 输出能力再根据目标分辨率计算像素时钟和 TMDS 串行速率然后选择满足带宽的 ESD 和共模电感最后画 PCB 时再按阻抗和等长要求走线。很多人习惯先画 PCB 再补 ESD 器件等到调信号完整性时才发现位置不对只能推翻布线。其中有一个容易被忽略的问题HDMI 标准链路是直流耦合常规 HDMI TX 设计中不应当在 TMDS 通路上随意串接 AC 耦合电容。PCIe、SATA 这类 SerDes 接口使用交流耦合是标准做法但 HDMI 不是。如果 PHY 数据手册明确要求外置隔直电容才需要按芯片要求处理否则随意增加电容会导致共模电压建立异常现象就是连接器有信号但显示器无画面。2.2 ESD 与共模电感位置和选型HDMI 连接器裸露在机壳外部用户经常热插拔人体静电很容易通过连接器进入板内。因此 ESD 保护是 HDMI TX 的必要设计而不是可选项。ESD 器件必须放在靠近连接器的位置原则是“先泄放后进板”。如果 ESD 器件远离连接器静电流会先在 PCB 走线上走一段仍然可能损坏后端 PHY。常见顺序是连接器、ESD 器件、共模电感、PHY。ESD 器件选型要关注两个关键参数钳位电压和寄生电容。高速 HDMI 2.0 链路对电容非常敏感建议选择 HDMI 专用 TVS 阵列单线对地电容低于 0.5pF。电容过大的 ESD 器件会在 6Gbps 速率下导致眼图闭合轻则花屏重则完全无法显示。共模电感的作用是抑制共模 EMI同时让差分信号通过。选型时要注意差分阻抗是否在 100Ω 附近以及共模插入损耗在目标频率下是否满足要求。并不是所有“看起来像 HDMI 用的”共模电感都适合 4K60Hz有些器件在 3GHz 以上频段损耗很大导致信号幅度不足。这里有一个比较隐蔽的坑ESD 器件和共模电感的焊盘、封装寄生参数会破坏差分阻抗连续性。在 HDMI 2.0 或 FRL 高速设计中建议对这部分走线做阻抗补偿比如调整器件下方参考层挖空区域或者用仿真确认回损和插损。低速 HDMI 1.4 设计可能不明显但到了 6Gbps每一个寄生电容都会变成信号质量问题。2.3 DDC、CEC、HPD 与 5V 电源的细节DDC 是 HDMI 最容易被忽视、但影响最直接的信号组。TX 通过 DDC 读取 RX 的 EDID才知道显示器支持什么分辨率、什么色彩格式、什么音频能力。如果 DDC 链路有问题显示器的 HPD 可能正常但驱动读不到 EDID最终输出默认分辨率或直接黑屏。DDC 本质是 I2CSCL 和 SDA 都是开漏结构需要上拉电阻。问题在于HDMI 连接器侧的 DDC 上拉电源可能使用 5V而主控 SoC 的 I2C 引脚很可能只有 3.3V甚至不可以耐 5V。碰到这种情况不能直接把 DDC 引脚连到 SoC必须增加电平转换电路。常见的做法是用 I2C 电平转换芯片或使用 MOSFET 搭建双向电平转换。不要想当然认为“I2C 就是开漏直接配上拉就行”要先确认 SoC 引脚是否支持 5V 容忍。HPD 信号由显示器驱动。显示器检测到 5V 供电后会把 HPD 拉高告诉源端“我已经连接并准备好”。源端检测到 HPD 高电平后开始读取 EDID。设计中要确认 SoC 的 HPD 输入引脚是 3.3V 还是 5V 容忍必要时加电阻分压。有些 SoC 的 HDMI 控制器内部已经有 HPD 检测功能外部只需要连接有些 SoC 需要普通 GPIO 检测这时就要在驱动里注册中断处理热插拔事件。5V 信号并不是给显示器整机供电的。它主要用于给 RX 端的 EDID ROM、HPD 检测电路等控制电路供电电流需求通常只有几十毫安。但设计上仍然要给 5V 引脚加足够的去耦电容和 ESD 保护。如果 5V 引脚被外部设备短路源端若没有限流保护可能导致供电系统异常复位。可以在 5V 输出路径增加限流开关或自恢复保险丝。CEC 是一条单线双向总线用于设备间控制命令传输比如用电视遥控器控制机顶盒。它采用开漏输出需要上拉电阻。不是所有项目都需要 CEC如果主控不支持可以在原理图中预留位置但不焊接避免影响其它功能。2.4 时钟、电源去耦与 PHY 端接HDMI TX 的像素时钟由主控内部 PLL 产生时钟抖动会直接影响 TMDS 信号质量。硬件上要保证 PHY 供电的纹波足够低特别是模拟电源引脚建议使用低噪声 LDO 供电并在引脚附近放置 0.1uF 和 1uF 去耦电容组合。电源走线不要和 HDMI 差分线长距离平行否则电源噪声会耦合到高速信号上。关于端接电阻不同方案差异很大。HDMI 标准中接收端提供 100Ω 差分端接源端 PHY 内部通常已经包含驱动电路。不过使用 FPGA 或独立 HDMI PHY 芯片时可能需要根据芯片参考设计外接电阻网络实现 TMDS 电平转换或驱动电流设定。这里没有通用电路必须严格按 PHY 或桥接芯片的硬件手册走
