做电源的人应该都有同感LLC拓扑凭着高效率、低EMI成了中大功率DC-DC的主力但一说到并联并机很多人眉头就皱起来了。半桥LLC靠PFM变频调增益谐振腔参数一旦有偏差同样的开关频率下两个模块的增益根本不是一回事——你以为是并联两台电压源实际上并了两台脾气完全不同的家伙。一台拼命抢电流另一台在旁边看戏严重的直接触发满载模块的热保护。这篇文章就是围绕半桥LLC参数不匹配情况下并联并机运行这件事把硬件均流、PI控制、PFM变频调制这条完整的控制链路拆开讲清楚。适合正在做LLC并联均流的硬件工程师、电源研发新人以及想从单机调试跨到多机并联的人看。内容不涉及高深数学但保证每一步都有依据、有数值、有实测经验。1. 并联并机的前提先把LLC参数不匹配这件事算清楚很多工程师做并联并机方案时默认模块都一样直接并上去就行。这个想法用在一台普通BUCK上也许问题不大但套在LLC上就是灾难。原因要从LLC的增益特性说起。1.1 LLC本质上是频率—增益的强耦合系统半桥LLC的结构不复杂上下两个开关管Q1、Q2组成半桥输出一个方波电压给谐振腔谐振腔由谐振电感Lr、谐振电容Cr和变压器励磁电感Lm构成变压器副边整流滤波后得到输出电压。系统的输出增益是靠开关频率f_s来调节的这就是PFM变频调制。这里有两个关键谐振频率fr1 1 / (2π√(Lr·Cr))这是Lr和Cr的串联谐振频率也是主谐振点。fr2 1 / (2π√((LrLm)·Cr))这是Lm也参与谐振时的频率增益峰值所在区域。增益曲线的基本规律是当f_s fr1时增益约等于1f_s高于fr1时增益小于1工作在降压区f_s在fr2到fr1之间时增益大于1工作在升压区。正常设计都会让满载工作点落在fr1附近或略高于fr1这样既能保证ZVS增益曲线斜率又足够让PFM调节灵敏。问题恰恰出在这个频率—增益的强耦合上。LLC的增益不是像BUCK那样线性的占空比关系而是由谐振腔阻抗决定的一个非线性、带尖峰的曲线。谐振参数稍有偏移整条增益曲线就整体平移两个模块在同一频率点的增益可能差出好几个百分点。1.2 容差来源与同批次板子的真实漂移我自己拆过不少标称同批次的LLC模块实测谐振参数差异比想象中大得多。主要来源有三个谐振电感Lr铁氧体磁芯的磁导率本身有批次离散气隙加工误差、绕线层数差异综合下来Lr偏差在±3%~±5%很常见。谐振电容CrCBB薄膜电容容差标称±5%不同温度下还会继续漂。这个器件对谐振频率影响最直接因为fr1对Cr的敏感度和对Lr是一样的。励磁电感Lm受磁芯气隙和温度影响最大±10%都不稀奇。Lm直接决定增益峰值和ZVS范围对轻载特性的影响尤其明显。除此之外还有变压器匝比误差一般±1%以内、PCB走线寄生参数差异、MOSFET导通电阻差异等。把这些叠加起来两个模块的实际谐振频率fr1能差出±5%。也就是说标称100kHz的板子一块可能真是100kHz另一块可能只有95kHz。1.3 参数不匹配直接导致的问题偏流有多大举个具体例子。两个48V/20A的半桥LLC模块并联设计满载工作频率100kHz。模块A的fr1100kHz模块B的fr195kHz。如果没有均流控制两个模块各自有独立的电压环它们都试图把输出电压稳定在48V。模块B因为谐振点低在100kHz附近它的增益已经落在降压区增益比模块A低大概5%~8%。电压环为了让模块B也能输出额定电压会把频率往下压但频率一压模块A就进入升压区增益更高输出电压偏高。两个模块在同一个母线上互相拉扯最后的结果就是增益高的模块A承担了绝大部分负载电流甚至超过额定值。增益低的模块B几乎空载输出电压被母线强行抬高整流二极管反向承压半载都打不到。模块A的磁性元件和功率管温度快速上升热保护迟早动作。算一下偏流的量级48V母线上输出阻抗大约几十毫欧1%的增益差约0.5V等效电压差就能产生好几安培到十几安培的环流。这还是在参数偏差不算极端的情况下。所以结论很明确LLC并联并机均流控制不是可选项是必需品。2. 硬件均流设计采样、均流母线与环路架构怎么搭既然必须均流下一步就是选方案。题目里写的是硬件均流我理解这个做法是不依赖MCU/DSP之间的数字通信纯靠模拟电路和一根均流母线让各模块自动把电流拉到一致。这在可靠性优先、通信资源紧张或者模块来自不同厂家的场景里非常实用。2.1 电流采样方案选型无论什么均流方案第一步都是把每个模块的输出电流变成电压信号。三种常用手段各有坑输出回路采样电阻Shunt这是最省钱的方案。电阻放在输出回路上用精密运放放大后送均流比较器。关键点有两个一是必须用开尔文四线接法把采样电压引线和电流环路分开否则几十毫伏的压降误差直接变成均流误差二是采样电阻要用低温度系数的锰铜或康铜合金普通贴片电阻温漂几百ppm模块一热起来读数就漂了。霍尔电流传感器像ACS758、LEM的闭环霍尔带宽从DC到几十千赫自带隔离精度也不错。缺点是贵、体积大。输出电流本来就不需要太宽的带宽均流环一般几百赫兹就够所以霍尔完全能胜任。原边电流互感器CT可以隔离地检测原边电流间接反映输出电流。但轻载时励磁电流占比大采样精度差变压器副边整流管的恢复特性也会污染波形。我的经验是CT适合做保护不适合做高精度均流。我自己做这个项目时选的是输出负端Shunt加隔离运放采样电阻1mΩ30A满载压降30mV运放放大100倍后送均流电路。功耗0.9W温升可控成本一个模块几块钱精度在25℃下能做到±1%以内。2.2 均流母线民主均流的工作机制硬件均流的核心是那根把所有模块连在一起的均流母线Share Bus。最成熟的做法是民主均流Automatic Master-SlaveTI的UCC39002、UC3907这些专用芯片都是这个思路自己用运放搭也不复杂。工作机制是这样的每个模块的电流采样信号进入一个压控电流源或二极管网络然后接到公共均流母线上。正常情况下输出电流最大的那个模块会成为主模块它把均流母线拉到某个电位其他模块的均流比较器把母线的电位和自己的电流信号做比较发现自己电流低了就输出一个修正电压把输出往上抬一点。用一句话概括谁电流大谁当主其他人向它看齐。这种方案的好处是没有单点故障任何一个模块坏了剩下的模块自动重新形成主从关系适合做N1冗余。均流母线的工程细节必须注意母线走线用双绞线从各模块以星形汇聚不要手拉手串成一串否则模块间的噪声会互相干扰。母线上并联一个100nF到1μF的电容滤掉开关噪声。注意容量不能太大否则均流动态响应会变慢。均流母线的电位范围要设计好避免采样信号受地弹影响。最好在模块内部把信号地单点连接不要让均流信号的回路经过功率地。2.3 均流环路到底在调什么硬件均流环路的结构一般是在每个模块内部做两级控制。第一级是电压外环负责把输出电压稳定在设定值第二级就是均流环它检测自身电流与均流母线基准的误差输出一个修正量叠加到电压外环的参考点或频率指令上。这里有个方向问题必须搞对。以LLC为例修正量叠加到PFM的频率指令节点时自身电流大于母线基准说明自己出力偏多就应该升高频率因为LLC在谐振点以上频率升高、增益下降、输出电流减小。反之自己电流偏低就降低频率抬高增益多出力。这个负反馈方向接反了均流环会直接把系统搞成振荡器。架构设计上还要注意分级均流环的带宽必须比电压环慢一般设计在电压环的1/5到1/3左右。电压环带宽做到1.5kHz的话均流环带宽控制在300~500Hz比较稳。如果均流环太快它和电压环会在频率指令节点上打架输出电压反而被拉出毛刺。硬件均流、数字均流、下垂法三者的对比我整理了一张表方便根据项目条件选方案均流精度动态响应成本适用场景硬件均流模拟母线2%~3%快微秒到毫秒级低高可靠、无通信、多厂家模块混用数字均流CAN/PMBus1%以内慢毫秒级受通信周期限制高带MCU/DSP的系统需要监控上报下垂法Droop5%~10%天然稳定最低负载变化平缓、精度要求低的场合3. PI控制与PFM变频调制的配合逻辑均流环选定了硬件架构核心的控制算法就是PI。但PI参数不是照搬BUCK电源那一套就能用的LLC的增益非线性决定了它必须单独整定。3.1 PFM的频率边界ZVS、增益方向与频率死区做PFM调制之前先要把频率范围定死。半桥LLC要保证ZVS零电压开通一般工作在fr1附近或略低于fr1的感性区。频率设计上要有两个硬边界最高频率f_max频率太高增益太低输出电压维持不住而且谐振腔阻抗变大轻载效率下降还会失去ZVS条件。一般取1.4~1.5倍的fr1。最低频率f_min频率太低进入容性区ZVS丢失开关管硬开关轻则效率崩重则炸管。f_min要留在fr2和fr1之间留出足够的增益余量。实际项目里我用fr1100kHz的设计把频率范围限定在90kHz~140kHz。满载工作频率大约100~110kHz软启动从150kHz往下扫。这个范围给均流环留出了充足的修正空间。需要注意LLC的增益曲线在轻载低Q值时会变得平缓同样的频率变化产生的增益变化很小而满载高Q值时曲线陡峭频率敏感性高。这就意味着同一个Kp参数在满载时可能修正过头在轻载时又反应迟钝。后面调PI时我会专门说这个坑。3.2 均流修正量注入点直接修频率指令均流环的输出也就是PI调节器的输出注入到哪个节点效果差别很大。两个常见选择选择一叠加到电压基准。把均流修正量加到基准电压上比如基准原来2.5V均流修正后变成2.5005V电压环会感知到输出误差然后调整频率。这个方案稳定、对电压环冲击小但多了一层传递动态响应慢半拍。负载突变瞬间偏流恢复要好几个毫秒。选择二直接叠加到频率指令。LLC控制芯片比如UCC25600或自研的PFM控制器都有一个频率控制脚电压环输出直接决定频率。把均流修正量直接加到这一级调整频率是即时的增益变化立竿见影。副作用是均流环和电压环在同一个节点上交汇必须用限幅把均流修正量限制在安全范围防止均流环把频率推到保护边沿。我推荐选择二也就是直接修频率指令。原因是LLC的频率到输出的通道非常直接均流响应快而且方便限幅。但一定要加一个±5kHz的钳位比如频率指令100kHz时均流修正量只能让它在95kHz到105kHz之间摆动超出部分截断同时把PI的积分项做抗饱和处理防止积分饱和后频率突然跳变。修正量的方向再强调一次自身电流高于母线→修正量为正→频率升高→增益下降→电流回落。这套逻辑要在仿真和实测里各自验证一遍方向错了均流环一使能就是震荡。3.3 PI参数整定流程PI参数整定不能上来就拍脑袋。我的做法是分三步每一步都有明确的观察指标。第一步先把均流环断开单独把电压环调好。输出加电子负载测电压环带宽和相位裕量目标带宽1~1.5kHz相位裕量不低于45度。电压环不稳后面均流环调得再好也没用。第二步接入均流环全部用纯比例积分电容断开。初始Kp给一个保守值比如让1A的电流误差产生100Hz的频率修正也就是Kp100Hz/A。然后用电子负载做25%到75%的阶跃逐步加大Kp直到示波器上看到均流母线出现周期性振荡记下这个临界值Kp_crit然后把Kp设为Kp_crit的一半。这个就是临界比例度法的基本操作。第三步接上积分。积分时间常数从20ms开始逐步减小观察满载均流误差的恢复过程。积分太弱稳态偏流消不掉积分太强会出现低频往复摆动的呼吸效应。我调下来最终参数是Kp150Hz/Aτi8ms满载均流误差稳定在0.5A以内也就是2.5%左右。这里有一个值得说的实际经验LLC的增益随负载剧烈变化所以最好做增益调度。如果硬件均流环是模拟运放搭的增益调度不好做那就至少在满载、半载、轻载三个点各测一遍阶跃响应取一个在所有负载下都不振荡的折中参数。如果是数字实现可以按负载电流分段切换Kp效果会好很多。4. 实测异常与完整排查链路参数整定完了不等于万事大吉。并联并机在实验室里跑的每个异常现象背后都有具体的根因。下面三个问题是我实际踩过的把排查过程完整写出来比直接给结论更有参考价值。4.1 现象一轻载下均流环振荡表现输出电流在10%负载以下时两个模块的输出电流出现低频往复摆动周期大概几十毫秒均流母线电压有明显纹波。满载时一切正常负载一降下来就开始呼吸。排查链路第一步用示波器同时测两个模块的电流采样输出和均流母线确认振荡来源是均流环本身而不是电压环。第二步把均流环的积分电容断开只留比例振荡依旧说明不是积分环节引起的。第三步测轻载时的开关频率发现此时频率已经被推到120kHz以上增益曲线很平缓同样的频率修正量产生的电流变化远小于满载。第四步考虑到轻载时输出电流小采样信号的信噪比下降而均流母线被噪声干扰后PI在不停的修正一个本来不需要修正的误差。根因明确了轻载时LLC增益斜率低加上采样信噪比差均流环在错误地工作。解决方法是轻载屏蔽单模块输出电流低于10%额定我这个设计里就是2A时把均流修正量冻结在零让两个模块各自自由运行。掉电时先让均流环恢复再降低负载实测振荡完全消失。这个判断依据是轻载时即使有微小的偏流电流绝对值也小不构成热风险均流意义不大停下来反而稳定。4.2 现象二负载突变瞬间偏流表现电子负载从30A阶跃到60A两个模块平分的话各30A瞬间一个模块冲到40A甚至45A另一个只有15A左右持续几百微秒才慢慢恢复。满载稳态均流是好的就是动态瞬间偏得厉害。排查链路第一步把阶跃时间从快速上升沿100μs改成慢速上升沿10ms偏流明显变小初步判断是动态响应问题。第二步测两个模块的频率指令节点发现负载突变瞬间两个模块电压环给出的频率变化速度不一样。原因是两个模块的谐振参数不同电压环的增益在不同工作点下不同响应速度自然不同。第三步检查均流环带宽实测只有250Hz左右太慢了。负载突变后主模块率先出了一大截电流从模块要过好几百微秒才反应过来。根因是均流环带宽不足加上模块间动态响应差异。解决办法分两个层面一是把均流环带宽提到400~500Hz略低于电压环的1/3二是在频率指令节点加一个前馈把电压环的输出信号同时耦合到均流求和点让两个模块在瞬态时同步反应。关于瞬态偏流的实测数据改完之后60A阶跃瞬间的偏流从25A压到了6A以内恢复到稳态均流约2ms这个表现对大多数系统都能接受。4.3 现象三温升导致的电流漂移表现开机时均流很好满载老化半小时后两个模块的偏流从0.5A慢慢漂到5A而且方向固定——总是靠出风口那个模块电流偏小。排查链路第一步用热成像看两个模块的温升分布发现出风口那个模块的谐振电感和谐振电容温度比另一块高约40℃。第二步分别测两个模块热平衡后的实际谐振频率。方法是用频率计测开关节点波形或者读取控制芯片的频率指令输出。结果发现热模块的fr1比冷模块低了大约4kHz——这就是磁芯磁导率随温度变化导致Lm和Lr漂移的直接证据。第三步检查采样电阻热模块的采样电阻温度系数确实偏大读出来的电流信号偏高导致均流环误以为这个模块出力多一直压它的频率。根因有两个叠加功率级参数的温漂和采样级的温漂。这不是靠加大PI增益能解决的因为温度漂移是缓慢累积的积分作用理论上能消掉但采样电阻本身读数就偏的话误差会一直存在。解决方向采样电阻换成低TCR材料锰铜/康铜温度系数5ppm/℃左右布局上远离功率磁性元件谐振电感和谐振电容不要紧挨着发热的功率管中间留散热通道最根本的是让均流环的积分环节持续工作不要因为满载稳态看起来均流了就把积分摘掉温度漂移是连续过程积分是唯一能持续抵消的手段。5. 从能用到好用保护阈值与边界条件均流环调好了并联系统能稳定跑起来但离产品化还有一段距离。最后这部分是保护协调、启动时序和参数归档的工程细节也是我吃过亏之后总结出来的。5.1 保护阈值协调并联系统的保护阈值不能按单模块的思路设。单模块运行时OCP设1.2倍额定很合理并联时必须把均流误差算进去。比如单模块额定20A满载时均流误差按3%算最大偏差也就0.6A看起来不多。但瞬态时偏流可能到6A如果OCP阈值设在24A一个模块在负载阶跃瞬间冲到25A本来只是瞬态偏流却可能直接被保护关掉。我建议设置两级保护一级是慢速的过流反时限保护按1.3倍额定、持续100ms以上才触发用来扛瞬态偏流另一级是快速的硬件峰值限流按1.5倍额定几个微秒内动作防止真的短路。这样既不会在瞬态误动作又能在故障时快速切断。输出过压保护也要每个模块独立设。并联运行时如果一个模块的电压采样失效它的频率会一路往下压试图把输出电压抬高这对母线上所有模块都是危险。5.2 启动时序与故障处理并联系统的启动顺序有一个容易忽略的点均流环必须在输出电压建立之后再使能。原因是LLC软启动时频率从高往低扫每个模块的软启动速度和参数都不一样。如果在频率扫描过程中就让均流环参与两个模块会各自抢着当主模块软启动被干扰输出建立过程出现台阶甚至触发保护。我的做法是先让两个模块各自完成软启动输出电压达到额定值90%以上时再缓慢打开均流环同时把Kp从0按时间常数斜坡加到目标值。实测这样启动非常平滑。故障处理也要提前设计。如果一个模块在运行中退出过温保护或者OCP动作它的输出端如果没有防止倒灌的机制母线上的48V会通过它的输出电容和整流管倒灌回去让故障模块承受反向电压甚至把故障扩大。并联系统的每个模块输出端要加理想二极管电路或至少一个正向压降合适的肖特基二极管。这样单个模块故障退出后剩下的模块还能继续带载。5.3 参数归档与验证清单最后把我这套系统的关键参数整理成表方便做同样项目的朋友参照。电路设计不同参数会有差异但量级和逻辑是通用的参数推荐值说明单模块额定48V/20A两模块并联输出40Afr1约100kHzLr27μHCr94nF频率范围90~140kHz满载工作点100~110kHz软启动起始频率150kHz从上往下扫描至稳压点均流环Kp100~200Hz/A1A偏流对应频率修正量均流环积分时间5~10ms消除稳态偏流均流修正限幅±5kHz防止频率被推到保护边沿均流环使能条件输出电压≥90%额定避开软启动阶段轻载屏蔽阈值10%额定以下低于2A时冻结均流修正单模块OCP26A触发1.3倍额定持续100ms配合1.5倍峰值限流验证时我建议至少做四件事满载均流误差测试目标3%以内、10%到100%负载的均流误差曲线、25%到75%负载阶跃的瞬态偏流记录、以及两小时满载老化的温漂测试。每一项都有明确通过标准不要只看稳态。关于硬件均流PIPFM这套组合我个人在项目中最深的体会是硬件均流方案的魅力在于不依赖任何通信协议模块之间只靠一根线就能自己协商出平衡点这对系统的可靠性是巨大的加分项。但前提是采样要准、方向要对、限幅要有、时序要安排清楚。把这几个边界条件管住LLC并联并机就不再是玄学而是一个可以稳定复现的工程方案。
做电源的人应该都有同感LLC拓扑凭着高效率、低EMI成了中大功率DC-DC的主力但一说到并联并机很多人眉头就皱起来了。半桥LLC靠PFM变频调增益谐振腔参数一旦有偏差同样的开关频率下两个模块的增益根本不是一回事——你以为是并联两台电压源实际上并了两台脾气完全不同的家伙。一台拼命抢电流另一台在旁边看戏严重的直接触发满载模块的热保护。这篇文章就是围绕半桥LLC参数不匹配情况下并联并机运行这件事把硬件均流、PI控制、PFM变频调制这条完整的控制链路拆开讲清楚。适合正在做LLC并联均流的硬件工程师、电源研发新人以及想从单机调试跨到多机并联的人看。内容不涉及高深数学但保证每一步都有依据、有数值、有实测经验。1. 并联并机的前提先把LLC参数不匹配这件事算清楚很多工程师做并联并机方案时默认模块都一样直接并上去就行。这个想法用在一台普通BUCK上也许问题不大但套在LLC上就是灾难。原因要从LLC的增益特性说起。1.1 LLC本质上是频率—增益的强耦合系统半桥LLC的结构不复杂上下两个开关管Q1、Q2组成半桥输出一个方波电压给谐振腔谐振腔由谐振电感Lr、谐振电容Cr和变压器励磁电感Lm构成变压器副边整流滤波后得到输出电压。系统的输出增益是靠开关频率f_s来调节的这就是PFM变频调制。这里有两个关键谐振频率fr1 1 / (2π√(Lr·Cr))这是Lr和Cr的串联谐振频率也是主谐振点。fr2 1 / (2π√((LrLm)·Cr))这是Lm也参与谐振时的频率增益峰值所在区域。增益曲线的基本规律是当f_s fr1时增益约等于1f_s高于fr1时增益小于1工作在降压区f_s在fr2到fr1之间时增益大于1工作在升压区。正常设计都会让满载工作点落在fr1附近或略高于fr1这样既能保证ZVS增益曲线斜率又足够让PFM调节灵敏。问题恰恰出在这个频率—增益的强耦合上。LLC的增益不是像BUCK那样线性的占空比关系而是由谐振腔阻抗决定的一个非线性、带尖峰的曲线。谐振参数稍有偏移整条增益曲线就整体平移两个模块在同一频率点的增益可能差出好几个百分点。1.2 容差来源与同批次板子的真实漂移我自己拆过不少标称同批次的LLC模块实测谐振参数差异比想象中大得多。主要来源有三个谐振电感Lr铁氧体磁芯的磁导率本身有批次离散气隙加工误差、绕线层数差异综合下来Lr偏差在±3%~±5%很常见。谐振电容CrCBB薄膜电容容差标称±5%不同温度下还会继续漂。这个器件对谐振频率影响最直接因为fr1对Cr的敏感度和对Lr是一样的。励磁电感Lm受磁芯气隙和温度影响最大±10%都不稀奇。Lm直接决定增益峰值和ZVS范围对轻载特性的影响尤其明显。除此之外还有变压器匝比误差一般±1%以内、PCB走线寄生参数差异、MOSFET导通电阻差异等。把这些叠加起来两个模块的实际谐振频率fr1能差出±5%。也就是说标称100kHz的板子一块可能真是100kHz另一块可能只有95kHz。1.3 参数不匹配直接导致的问题偏流有多大举个具体例子。两个48V/20A的半桥LLC模块并联设计满载工作频率100kHz。模块A的fr1100kHz模块B的fr195kHz。如果没有均流控制两个模块各自有独立的电压环它们都试图把输出电压稳定在48V。模块B因为谐振点低在100kHz附近它的增益已经落在降压区增益比模块A低大概5%~8%。电压环为了让模块B也能输出额定电压会把频率往下压但频率一压模块A就进入升压区增益更高输出电压偏高。两个模块在同一个母线上互相拉扯最后的结果就是增益高的模块A承担了绝大部分负载电流甚至超过额定值。增益低的模块B几乎空载输出电压被母线强行抬高整流二极管反向承压半载都打不到。模块A的磁性元件和功率管温度快速上升热保护迟早动作。算一下偏流的量级48V母线上输出阻抗大约几十毫欧1%的增益差约0.5V等效电压差就能产生好几安培到十几安培的环流。这还是在参数偏差不算极端的情况下。所以结论很明确LLC并联并机均流控制不是可选项是必需品。2. 硬件均流设计采样、均流母线与环路架构怎么搭既然必须均流下一步就是选方案。题目里写的是硬件均流我理解这个做法是不依赖MCU/DSP之间的数字通信纯靠模拟电路和一根均流母线让各模块自动把电流拉到一致。这在可靠性优先、通信资源紧张或者模块来自不同厂家的场景里非常实用。2.1 电流采样方案选型无论什么均流方案第一步都是把每个模块的输出电流变成电压信号。三种常用手段各有坑输出回路采样电阻Shunt这是最省钱的方案。电阻放在输出回路上用精密运放放大后送均流比较器。关键点有两个一是必须用开尔文四线接法把采样电压引线和电流环路分开否则几十毫伏的压降误差直接变成均流误差二是采样电阻要用低温度系数的锰铜或康铜合金普通贴片电阻温漂几百ppm模块一热起来读数就漂了。霍尔电流传感器像ACS758、LEM的闭环霍尔带宽从DC到几十千赫自带隔离精度也不错。缺点是贵、体积大。输出电流本来就不需要太宽的带宽均流环一般几百赫兹就够所以霍尔完全能胜任。原边电流互感器CT可以隔离地检测原边电流间接反映输出电流。但轻载时励磁电流占比大采样精度差变压器副边整流管的恢复特性也会污染波形。我的经验是CT适合做保护不适合做高精度均流。我自己做这个项目时选的是输出负端Shunt加隔离运放采样电阻1mΩ30A满载压降30mV运放放大100倍后送均流电路。功耗0.9W温升可控成本一个模块几块钱精度在25℃下能做到±1%以内。2.2 均流母线民主均流的工作机制硬件均流的核心是那根把所有模块连在一起的均流母线Share Bus。最成熟的做法是民主均流Automatic Master-SlaveTI的UCC39002、UC3907这些专用芯片都是这个思路自己用运放搭也不复杂。工作机制是这样的每个模块的电流采样信号进入一个压控电流源或二极管网络然后接到公共均流母线上。正常情况下输出电流最大的那个模块会成为主模块它把均流母线拉到某个电位其他模块的均流比较器把母线的电位和自己的电流信号做比较发现自己电流低了就输出一个修正电压把输出往上抬一点。用一句话概括谁电流大谁当主其他人向它看齐。这种方案的好处是没有单点故障任何一个模块坏了剩下的模块自动重新形成主从关系适合做N1冗余。均流母线的工程细节必须注意母线走线用双绞线从各模块以星形汇聚不要手拉手串成一串否则模块间的噪声会互相干扰。母线上并联一个100nF到1μF的电容滤掉开关噪声。注意容量不能太大否则均流动态响应会变慢。均流母线的电位范围要设计好避免采样信号受地弹影响。最好在模块内部把信号地单点连接不要让均流信号的回路经过功率地。2.3 均流环路到底在调什么硬件均流环路的结构一般是在每个模块内部做两级控制。第一级是电压外环负责把输出电压稳定在设定值第二级就是均流环它检测自身电流与均流母线基准的误差输出一个修正量叠加到电压外环的参考点或频率指令上。这里有个方向问题必须搞对。以LLC为例修正量叠加到PFM的频率指令节点时自身电流大于母线基准说明自己出力偏多就应该升高频率因为LLC在谐振点以上频率升高、增益下降、输出电流减小。反之自己电流偏低就降低频率抬高增益多出力。这个负反馈方向接反了均流环会直接把系统搞成振荡器。架构设计上还要注意分级均流环的带宽必须比电压环慢一般设计在电压环的1/5到1/3左右。电压环带宽做到1.5kHz的话均流环带宽控制在300~500Hz比较稳。如果均流环太快它和电压环会在频率指令节点上打架输出电压反而被拉出毛刺。硬件均流、数字均流、下垂法三者的对比我整理了一张表方便根据项目条件选方案均流精度动态响应成本适用场景硬件均流模拟母线2%~3%快微秒到毫秒级低高可靠、无通信、多厂家模块混用数字均流CAN/PMBus1%以内慢毫秒级受通信周期限制高带MCU/DSP的系统需要监控上报下垂法Droop5%~10%天然稳定最低负载变化平缓、精度要求低的场合3. PI控制与PFM变频调制的配合逻辑均流环选定了硬件架构核心的控制算法就是PI。但PI参数不是照搬BUCK电源那一套就能用的LLC的增益非线性决定了它必须单独整定。3.1 PFM的频率边界ZVS、增益方向与频率死区做PFM调制之前先要把频率范围定死。半桥LLC要保证ZVS零电压开通一般工作在fr1附近或略低于fr1的感性区。频率设计上要有两个硬边界最高频率f_max频率太高增益太低输出电压维持不住而且谐振腔阻抗变大轻载效率下降还会失去ZVS条件。一般取1.4~1.5倍的fr1。最低频率f_min频率太低进入容性区ZVS丢失开关管硬开关轻则效率崩重则炸管。f_min要留在fr2和fr1之间留出足够的增益余量。实际项目里我用fr1100kHz的设计把频率范围限定在90kHz~140kHz。满载工作频率大约100~110kHz软启动从150kHz往下扫。这个范围给均流环留出了充足的修正空间。需要注意LLC的增益曲线在轻载低Q值时会变得平缓同样的频率变化产生的增益变化很小而满载高Q值时曲线陡峭频率敏感性高。这就意味着同一个Kp参数在满载时可能修正过头在轻载时又反应迟钝。后面调PI时我会专门说这个坑。3.2 均流修正量注入点直接修频率指令均流环的输出也就是PI调节器的输出注入到哪个节点效果差别很大。两个常见选择选择一叠加到电压基准。把均流修正量加到基准电压上比如基准原来2.5V均流修正后变成2.5005V电压环会感知到输出误差然后调整频率。这个方案稳定、对电压环冲击小但多了一层传递动态响应慢半拍。负载突变瞬间偏流恢复要好几个毫秒。选择二直接叠加到频率指令。LLC控制芯片比如UCC25600或自研的PFM控制器都有一个频率控制脚电压环输出直接决定频率。把均流修正量直接加到这一级调整频率是即时的增益变化立竿见影。副作用是均流环和电压环在同一个节点上交汇必须用限幅把均流修正量限制在安全范围防止均流环把频率推到保护边沿。我推荐选择二也就是直接修频率指令。原因是LLC的频率到输出的通道非常直接均流响应快而且方便限幅。但一定要加一个±5kHz的钳位比如频率指令100kHz时均流修正量只能让它在95kHz到105kHz之间摆动超出部分截断同时把PI的积分项做抗饱和处理防止积分饱和后频率突然跳变。修正量的方向再强调一次自身电流高于母线→修正量为正→频率升高→增益下降→电流回落。这套逻辑要在仿真和实测里各自验证一遍方向错了均流环一使能就是震荡。3.3 PI参数整定流程PI参数整定不能上来就拍脑袋。我的做法是分三步每一步都有明确的观察指标。第一步先把均流环断开单独把电压环调好。输出加电子负载测电压环带宽和相位裕量目标带宽1~1.5kHz相位裕量不低于45度。电压环不稳后面均流环调得再好也没用。第二步接入均流环全部用纯比例积分电容断开。初始Kp给一个保守值比如让1A的电流误差产生100Hz的频率修正也就是Kp100Hz/A。然后用电子负载做25%到75%的阶跃逐步加大Kp直到示波器上看到均流母线出现周期性振荡记下这个临界值Kp_crit然后把Kp设为Kp_crit的一半。这个就是临界比例度法的基本操作。第三步接上积分。积分时间常数从20ms开始逐步减小观察满载均流误差的恢复过程。积分太弱稳态偏流消不掉积分太强会出现低频往复摆动的呼吸效应。我调下来最终参数是Kp150Hz/Aτi8ms满载均流误差稳定在0.5A以内也就是2.5%左右。这里有一个值得说的实际经验LLC的增益随负载剧烈变化所以最好做增益调度。如果硬件均流环是模拟运放搭的增益调度不好做那就至少在满载、半载、轻载三个点各测一遍阶跃响应取一个在所有负载下都不振荡的折中参数。如果是数字实现可以按负载电流分段切换Kp效果会好很多。4. 实测异常与完整排查链路参数整定完了不等于万事大吉。并联并机在实验室里跑的每个异常现象背后都有具体的根因。下面三个问题是我实际踩过的把排查过程完整写出来比直接给结论更有参考价值。4.1 现象一轻载下均流环振荡表现输出电流在10%负载以下时两个模块的输出电流出现低频往复摆动周期大概几十毫秒均流母线电压有明显纹波。满载时一切正常负载一降下来就开始呼吸。排查链路第一步用示波器同时测两个模块的电流采样输出和均流母线确认振荡来源是均流环本身而不是电压环。第二步把均流环的积分电容断开只留比例振荡依旧说明不是积分环节引起的。第三步测轻载时的开关频率发现此时频率已经被推到120kHz以上增益曲线很平缓同样的频率修正量产生的电流变化远小于满载。第四步考虑到轻载时输出电流小采样信号的信噪比下降而均流母线被噪声干扰后PI在不停的修正一个本来不需要修正的误差。根因明确了轻载时LLC增益斜率低加上采样信噪比差均流环在错误地工作。解决方法是轻载屏蔽单模块输出电流低于10%额定我这个设计里就是2A时把均流修正量冻结在零让两个模块各自自由运行。掉电时先让均流环恢复再降低负载实测振荡完全消失。这个判断依据是轻载时即使有微小的偏流电流绝对值也小不构成热风险均流意义不大停下来反而稳定。4.2 现象二负载突变瞬间偏流表现电子负载从30A阶跃到60A两个模块平分的话各30A瞬间一个模块冲到40A甚至45A另一个只有15A左右持续几百微秒才慢慢恢复。满载稳态均流是好的就是动态瞬间偏得厉害。排查链路第一步把阶跃时间从快速上升沿100μs改成慢速上升沿10ms偏流明显变小初步判断是动态响应问题。第二步测两个模块的频率指令节点发现负载突变瞬间两个模块电压环给出的频率变化速度不一样。原因是两个模块的谐振参数不同电压环的增益在不同工作点下不同响应速度自然不同。第三步检查均流环带宽实测只有250Hz左右太慢了。负载突变后主模块率先出了一大截电流从模块要过好几百微秒才反应过来。根因是均流环带宽不足加上模块间动态响应差异。解决办法分两个层面一是把均流环带宽提到400~500Hz略低于电压环的1/3二是在频率指令节点加一个前馈把电压环的输出信号同时耦合到均流求和点让两个模块在瞬态时同步反应。关于瞬态偏流的实测数据改完之后60A阶跃瞬间的偏流从25A压到了6A以内恢复到稳态均流约2ms这个表现对大多数系统都能接受。4.3 现象三温升导致的电流漂移表现开机时均流很好满载老化半小时后两个模块的偏流从0.5A慢慢漂到5A而且方向固定——总是靠出风口那个模块电流偏小。排查链路第一步用热成像看两个模块的温升分布发现出风口那个模块的谐振电感和谐振电容温度比另一块高约40℃。第二步分别测两个模块热平衡后的实际谐振频率。方法是用频率计测开关节点波形或者读取控制芯片的频率指令输出。结果发现热模块的fr1比冷模块低了大约4kHz——这就是磁芯磁导率随温度变化导致Lm和Lr漂移的直接证据。第三步检查采样电阻热模块的采样电阻温度系数确实偏大读出来的电流信号偏高导致均流环误以为这个模块出力多一直压它的频率。根因有两个叠加功率级参数的温漂和采样级的温漂。这不是靠加大PI增益能解决的因为温度漂移是缓慢累积的积分作用理论上能消掉但采样电阻本身读数就偏的话误差会一直存在。解决方向采样电阻换成低TCR材料锰铜/康铜温度系数5ppm/℃左右布局上远离功率磁性元件谐振电感和谐振电容不要紧挨着发热的功率管中间留散热通道最根本的是让均流环的积分环节持续工作不要因为满载稳态看起来均流了就把积分摘掉温度漂移是连续过程积分是唯一能持续抵消的手段。5. 从能用到好用保护阈值与边界条件均流环调好了并联系统能稳定跑起来但离产品化还有一段距离。最后这部分是保护协调、启动时序和参数归档的工程细节也是我吃过亏之后总结出来的。5.1 保护阈值协调并联系统的保护阈值不能按单模块的思路设。单模块运行时OCP设1.2倍额定很合理并联时必须把均流误差算进去。比如单模块额定20A满载时均流误差按3%算最大偏差也就0.6A看起来不多。但瞬态时偏流可能到6A如果OCP阈值设在24A一个模块在负载阶跃瞬间冲到25A本来只是瞬态偏流却可能直接被保护关掉。我建议设置两级保护一级是慢速的过流反时限保护按1.3倍额定、持续100ms以上才触发用来扛瞬态偏流另一级是快速的硬件峰值限流按1.5倍额定几个微秒内动作防止真的短路。这样既不会在瞬态误动作又能在故障时快速切断。输出过压保护也要每个模块独立设。并联运行时如果一个模块的电压采样失效它的频率会一路往下压试图把输出电压抬高这对母线上所有模块都是危险。5.2 启动时序与故障处理并联系统的启动顺序有一个容易忽略的点均流环必须在输出电压建立之后再使能。原因是LLC软启动时频率从高往低扫每个模块的软启动速度和参数都不一样。如果在频率扫描过程中就让均流环参与两个模块会各自抢着当主模块软启动被干扰输出建立过程出现台阶甚至触发保护。我的做法是先让两个模块各自完成软启动输出电压达到额定值90%以上时再缓慢打开均流环同时把Kp从0按时间常数斜坡加到目标值。实测这样启动非常平滑。故障处理也要提前设计。如果一个模块在运行中退出过温保护或者OCP动作它的输出端如果没有防止倒灌的机制母线上的48V会通过它的输出电容和整流管倒灌回去让故障模块承受反向电压甚至把故障扩大。并联系统的每个模块输出端要加理想二极管电路或至少一个正向压降合适的肖特基二极管。这样单个模块故障退出后剩下的模块还能继续带载。5.3 参数归档与验证清单最后把我这套系统的关键参数整理成表方便做同样项目的朋友参照。电路设计不同参数会有差异但量级和逻辑是通用的参数推荐值说明单模块额定48V/20A两模块并联输出40Afr1约100kHzLr27μHCr94nF频率范围90~140kHz满载工作点100~110kHz软启动起始频率150kHz从上往下扫描至稳压点均流环Kp100~200Hz/A1A偏流对应频率修正量均流环积分时间5~10ms消除稳态偏流均流修正限幅±5kHz防止频率被推到保护边沿均流环使能条件输出电压≥90%额定避开软启动阶段轻载屏蔽阈值10%额定以下低于2A时冻结均流修正单模块OCP26A触发1.3倍额定持续100ms配合1.5倍峰值限流验证时我建议至少做四件事满载均流误差测试目标3%以内、10%到100%负载的均流误差曲线、25%到75%负载阶跃的瞬态偏流记录、以及两小时满载老化的温漂测试。每一项都有明确通过标准不要只看稳态。关于硬件均流PIPFM这套组合我个人在项目中最深的体会是硬件均流方案的魅力在于不依赖任何通信协议模块之间只靠一根线就能自己协商出平衡点这对系统的可靠性是巨大的加分项。但前提是采样要准、方向要对、限幅要有、时序要安排清楚。把这几个边界条件管住LLC并联并机就不再是玄学而是一个可以稳定复现的工程方案。
